JAJSOK6B September 2025 – January 2026 TCAN5102-Q1
ADVANCE INFORMATION
図 7-61 に、SPI_DR_0 を示し、表 7-103 に、その説明を示します。
概略表に戻ります。
SPI チャネル 0 の SPI データ レート レジスタ。このレジスタの値は、入力された値より 1 つ多いとして解釈されます。この値は、SPI クロックの半周期として解釈されます。周波数は、式 f = 20MHz / (x + 1) で求められます。ここで、x は SPI_DR 内の値です。最も近いレジスタ値は x = (20MHz /f) - 1 で求められます
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| プリスケーラ | |||||||
| R/WP-0h | |||||||
| ビット | フィールド | タイプ | リセット | 説明 |
|---|---|---|---|---|
| 7-0 | プリスケーラ | R/WP | 0h | SPI クロック プリスケーラの下位バイト。 プリスケーラ値は、入力した値より 1 つ大きい値として解釈されます。 この値は、EEPROM にプログラムされた値のデフォルト値です。 |