JAJSOK6 データシート

JAJSOK6B September 2025 – January 2026 TCAN5102-Q1

ADVANCE INFORMATION

7.6.2.13 SPI_IE_0 レジスタ (オフセット = 100Ch) [リセット = 00h]

図 7-67 に、SPI_IE_0 を示し、表 7-110 に、その説明を示します。

概略表に戻ります。

INT0 ピンの特定の割り込みをイネーブルするための割り込みイネーブルビット。有効化された割り込みは、INT0 ピンで通知されます。このピンの出力を確認するには、INT_CFG レジスタで INT0 機能をイネーブルにする必要があることに注意してください。

図 7-67 SPI_IE_0 レジスタ

7	6	5	4	3	2	1	0
TXLIE0	TXAIE0	RSVD			RXLIE0	RXFLIE0	RXNIE0
R/W-0h	R/W-0h	R-0h			R/W-0h	R/W-0h	R/W-0h

表 7-110 SPI_IE_0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7	TXLIE0	R/W	0h	INT0 のフル FIFO 割り込みイネーブルによる TX 喪失メッセージ 0h = 割り込みはディスエーブル。設定されているフラグは、割り込み出力をアサートしません。 1h = 割り込みはディスエーブル。設定されるフラグにより、割り込み出力がアサートされます。
6	TXAIE0	R/W	0h	INT0 での TX 領域使用可能割り込みイネーブル 0h = 割り込みはディスエーブル。設定されているフラグは、割り込み出力をアサートしません。 1h = 割り込みはディスエーブル。設定されるフラグにより、割り込み出力がアサートされます。
5-3	RSVD	R	0h
2	RXLIE0	R/W	0h	INT0 の RX オーバーラン / 喪失メッセージ割り込みイネーブル 0h = 割り込みはディスエーブル。設定されているフラグは、割り込み出力をアサートしません。 1h = 割り込みはディスエーブル。設定されるフラグにより、割り込み出力がアサートされます。
1	RXFLIE0	R/W	0h	INT0 の RX フィルレベル割り込みをイネーブル 0h = 割り込みはディスエーブル。設定されているフラグは、割り込み出力をアサートしません。 1h = 割り込みはディスエーブル。設定されるフラグにより、割り込み出力がアサートされます。
0	RXNIE0	R/W	0h	INT0 の RX 新しいメッセージ割り込みをイネーブル 0h = 割り込みはディスエーブル。設定されているフラグは、割り込み出力をアサートしません。 1h = 割り込みはディスエーブル。設定されるフラグにより、割り込み出力がアサートされます。