JAJSPV5A December   2024  – November 2025 INA750B

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 シャント抵抗を内蔵
      2. 6.3.2 安全動作領域
      3. 6.3.3 短絡時間
      4. 6.3.4 温度ドリフト補正
      5. 6.3.5 強化された PWM 除去動作
    4. 6.4 デバイスの機能モード
      1. 6.4.1 リファレンス ピンによる出力の調整
        1. 6.4.1.1 単方向電流を測定するためのリファレンス ピンの接続
        2. 6.4.1.2 グランド基準の出力
        3. 6.4.1.3 双方向電流を測定するためのリファレンス ピンの接続
        4. 6.4.1.4 出力を中間電源電圧に設定する
      2. 6.4.2 外付け抵抗により可変ゲインを設定
        1. 6.4.2.1 調整可能なユニティ ゲイン
      3. 6.4.3 熱アラート機能
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 合計誤差の計算
        1. 7.1.1.1 誤差発生源
        2. 7.1.1.2 リファレンス電圧除去比誤差
        3. 7.1.1.3 外部可変ゲイン誤差
        4. 7.1.1.4 合計誤差の例 1
        5. 7.1.1.5 合計誤差の例 2
        6. 7.1.1.6 合計誤差の例 3
        7. 7.1.1.7 合計誤差曲線
    2. 7.2 信号フィルタリング
    3. 7.3 代表的なアプリケーション
      1. 7.3.1 ハイサイド、高駆動、ソレノイド電流センス アプリケーション
        1. 7.3.1.1 設計要件
        2. 7.3.1.2 詳細な設計手順
        3. 7.3.1.3 アプリケーション曲線
      2. 7.3.2 電流センス アンプによるスピーカの拡張と診断
        1. 7.3.2.1 設計要件
        2. 7.3.2.2 詳細な設計手順
        3. 7.3.2.3 アプリケーション曲線
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
      2. 7.5.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

7.2 信号フィルタリング

内蔵センシング素子は、すべての低抵抗シャント抵抗と同様にインダクタンスを持っていることに注意してください。シャント インダクタンスはシャント電圧のオーバーシュートや AC ゲインのピークにつながる可能性があります。これは、100kHz を超える小信号周波数を検出する際、システムが線形かつ正確な電流測定を必要とする場合、またはコンパレータが高速な過電流イベントをトラッキングしている場合など、高速な電流ステップ応答によるオーバーシュートを許容できません。図 7-3に、INA750x シャント インピーダンスと周波数との関係を示します。

INA750A INA750B シャント インピーダンスと周波数との関係図 7-3 シャント インピーダンスと周波数との関係

一般に、インダクタンスに起因するゼロを平坦化する極を形成する差動フィルタを追加することで、低抵抗シャント抵抗からのインダクタンスを無効化できます。INA750x の場合、ケルビン検出接続からアンプ入力への内部短絡が確保され、ノイズ、性能、品質を最適化できます。したがって、これらの接続の入力抵抗は非常に低く、入力フィルタを適用するには、IN+とIN- の間に 22µF より大きい容量が必要です。フィルタ コンデンサは、IN+ ピンと IN- ピンとの間に、できるだけ近づけて配置する必要があります。入力フィルタ コンデンサの有無によるゲイン応答と周波数との関係を、図 7-4に示します。

INA750A INA750B INA750x のゲインと、22µF 入力コンデンサの追加前後の周波数との関係図 7-4 INA750x のゲインと、22µF 入力コンデンサの追加前後の周波数との関係

シャント インダクタンスを負にするもう 1 つのオプションは、可変ゲイン設定出力バッファにゼロ伝達関数を導入することです。このとき、RISO デュアル フィードバックと呼ばれる回路構成を使用します。このオペ アンプネットワークは、全体の帯域幅や出力インピーダンスを犠牲にすることなく、シャントのインダクタンスを打ち消すゼロを実現します。図 7-5に、RISO デュアル フィードバック回路の構成を示します

INA750A INA750B INA750x、RISO - デュアル フィードバック 図 7-5 INA750x、RISO - デュアル フィードバック

測定された帯域幅と出力インピーダンスに基づいて、目的のゲインで回路を実現するために使用できる回路部品の値を、表 7-4に示します。2% 未満の抵抗の公差を推奨します。図 7-6の部品値を使用した、RISO デュアル フィードバック回路の場合と使用しない場合の負荷ステップ応答を、図 7-7および表 7-4に示します。

表 7-4 INA750x RISO デュアル フィードバック値
調整可能なゲイン 合計ゲイン (mV/A) RFB1 RFB2 RISO CF 最小 CL
1 40 19.1kΩ オープン 200 Ω 3nF 3nF
2 80 19.1kΩ 19.1kΩ 0Ω（短絡） 50pF オープン
3 120 19.1kΩ 9.76kΩ 0Ω（短絡） 50pF オープン
4 160 19.1kΩ 6.26kΩ 0Ω（短絡） 50pF オープン
5 200 19.1kΩ 4.7kΩ 0Ω（短絡） 50pF オープン
INA750A INA750B INA750x RISO デュアル フィードバックの前後での負荷ステップ応答により、可変ゲイン 1 を実現
可変ゲイン = 1、VCM = 20V、VS = 5V、VREF= 0.2V
図 7-6 INA750x RISO デュアル フィードバックの前後での負荷ステップ応答により、可変ゲイン 1 を実現
INA750A INA750B INA750x RISO デュアル フィードバックの前後での負荷ステップ応答により、可変ゲイン 4 を実現
可変ゲイン = 4、VCM = 20V、VS = 5V、VREF= 0.2V
図 7-7 INA750x RISO デュアル フィードバックの前後での負荷ステップ応答により、可変ゲイン 4 を実現