JAJSRL2B October   2023  – October 2025 RES11A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 DC 測定構成
    2. 6.2 AC 測定構成
    3. 6.3 誤差の表記と単位
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 低ゲイン誤差のためのレシオメトリック一致
        1. 7.3.1.1 絶対公差およびレシオメトリック公差
      2. 7.3.2 レシオメトリック ドリフト
        1. 7.3.2.1 長期安定性
      3. 7.3.3 予測可能な電圧係数
      4. 7.3.4 超低ノイズ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 抵抗ごとの制限
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 アンプの帰還回路
        1. 8.1.1.1 アンプのフィードバック回路の例
      2. 8.1.2 電圧分圧器回路
        1. 8.1.2.1 電圧分圧器の回路の例
        2. 8.1.2.2 電圧分圧回路のドリフト
      3. 8.1.3 ディスクリート差動アンプ
        1. 8.1.3.1 差動アンプの同相モード除去分析
        2. 8.1.3.2 差動アンプのゲイン誤差解析
      4. 8.1.4 ディスクリート計測アンプ
      5. 8.1.5 完全差動アンプ
      6. 8.1.6 非従来型回路
        1. 8.1.6.1 シングル チャネル電圧分圧器
        2. 8.1.6.2 シングル チャネル アンプのゲイン
          1. 8.1.6.2.1 RES11A-Q1 を使用した RES60A-Q1 のゲイン スケーリング
      7. 8.1.7 非従来型計測アンプ
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 同相シフト入力段
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
        1. 9.1.1.1 PSpice® for TI
        2. 9.1.1.2 TINA-TI™シミュレーション ソフトウェア (無償ダウンロード)
        3. 9.1.1.3 TI のリファレンス・デザイン
        4. 9.1.1.4 Analog Filter Designer
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

8.1.4 ディスクリート計測アンプ

RES11A-Q1 をデュアルチャネル オペアンプと組み合わせて使用すると、ディスクリート計測アンプ (INA) が実装できます。2 つの抵抗分圧器間の比率マッチングにより、不整合のある個別抵抗を使用した同様の構成と比べて回路の CMRR 特性が向上し、温度変化や経年によるゲイン ドリフト特性も改善されます。ブリッジ センサを測定する場合などに、高い入力インピーダンスと低いバイアス電流が必要な場合、差動アンプの代わりに INA がよく使用されます。

ディスクリート INA は多くの場合、差動入力差動出力回路として構成されています。図 8-8を参照してください。この図では示されていませんが、必要に応じて、追加のディスクリート差動アンプ段 (2 番目の RES11A-Q1 と別のオペアンプ チャネルが必要) を使用して、差動出力電圧をシングルエンド電圧に変換します (たとえば、シングルエンド ADC を駆動する場合)。この追加段では、追加のオフセットが追加され、一般的な 3 アンプ INA アーキテクチャを実質的に模倣した、追加のゲインも提供されます。

式 66. V OUT+ − V OUT− = V IN+ − V IN− × 1+ R G R I N
RES11A-Q1 RES11A-Q1 を使用する差動入力、差動出力の計測アンプ 図 8-8 RES11A-Q1 を使用する差動入力、差動出力の計測アンプ

RES11A-Q1 を使用するディスクリート アプローチの利点の 1 つは、INA821 などの一般的な 3 アンプ INA と比較した場合、アンプの反転ピンの間の抵抗の温度係数が帰還抵抗と同じであることです。したがって、同相ゲインと差動ゲインのドリフトを一緒に確立するすべての抵抗により、回路のゲイン誤差は温度範囲全体にわたって非常に安定します。これに対し、INA821 および類似のデバイスは、内部でレーザでトリムされた帰還抵抗に本質的にマッチングされない外付けゲイン設定抵抗を前提にしています。その結果、INA821 のドリフト性能は、ゲイン設定に使用される外付け抵抗の精度および低ドリフト特性に直接影響されます。したがって、最高の性能を得るためには、比較的高価な低ドリフト抵抗を使用する必要があります。RES11A-Q1 の抵抗はすべて最適にマッチングされており、類似の温度係数を持つため、RES11A-Q1 で示された回路は追加の外付け抵抗を必要としないため、ディスクリート アプローチでこの問題を回避できます。

それほど一般的ではない、ディスクリート INA は、差動入力、シングルエンド出力回路として実装できます。図 8-9を参照してください。このトポロジにより、高い入力インピーダンスが維持され、オフセットを印加でき、第 3 のアンプ チャネルを必要とせずにシングルエンド出力が得られます。リファレンス バッファなどの低インピーダンスのソースを使用してオフセットを駆動します。ディスクリート INA を設計する場合は、回路設計プロセスで使用されるアンプの出力スイングおよび入力同相範囲の制限を注意深く考慮します。

式 67. V OUT = V IN+ − V IN− × 1+ R G R I N + V REF
RES11A-Q1 RES11A-Q1 を使用する、差動入力、シングルエンド出力の計測アンプ 図 8-9 RES11A-Q1 を使用する、差動入力、シングルエンド出力の計測アンプ