JAJSVB5C September   2024  – December 2025 TIOL221

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 ESD 定格 - IEC 仕様
    4. 5.4 推奨動作条件
    5. 5.5 熱に関する情報
    6. 5.6 電気的特性
    7. 5.7 スイッチング特性
    8. 5.8 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ウェークアップ検出
      2. 7.3.2  電流制限構成
        1. 7.3.2.1 ピン モードでの電流制限構成
        2. 7.3.2.2 SPI モードでの電流制限構成
      3. 7.3.3  CQ 電流フォルト検出、表示、自動回復
      4. 7.3.4  DO 電流フォルト検出、表示、自動回復
      5. 7.3.5  CQ および DI レシーバ
      6. 7.3.6  障害通知
        1. 7.3.6.1 サーマル警告、サーマル シャットダウン
      7. 7.3.7  内蔵電圧レギュレータ (LDO)
      8. 7.3.8  逆極性保護
      9. 7.3.9  サージ保護および過渡波形耐性を内蔵
      10. 7.3.10 低電圧誤動作防止(UVLO)
      11. 7.3.11 割り込み機能
    4. 7.4 デバイスの機能モード
      1. 7.4.1 CQ および DO トラッキング モード
    5. 7.5 SPI のプログラミング
  9. 8 TIOL221 のレジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 容量性負荷の駆動
        2. 9.2.2.2 誘導性負荷の駆動
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 メカニカル データ

9.4.1 レイアウトのガイドライン

  • 良好な熱伝導のため、4 層基板の使用を推奨します。制御信号には第 1 層 (最上層) を使用し、LM では電源グランド層として第 2 層を使用し、24V 電源プレーン (LP) には第 3 層を使用し、レギュレートされた出力電源 (VOUT) には第 4 層を使用します。
  • 最高の放熱性能を得るために、最大のサーマル ビアを使用して、サーマル パッドを LM に接続します。
  • LP、VOUT、LM にはプレーン全体を使用して、インダクタンスを最小にします。
  • LP ピンは、低 ESR のセラミック デカップリング コンデンサを使用してグランドにデカップリングする必要があります。推奨されるコンデンサの最小値は 100nF です。コンデンサの電圧定格は、最小 50V (最大センサ電源フォルト定格によって 100V) と、X5R または X7R の誘電体を使用している必要があります。
  • コンデンサの最適な配置は、大きな電源電流負荷時の電源電圧降下を低減するため、トランシーバの LP および LM 端子にできるだけ近づけて配置するのが最適です。PCB レイアウト例については、図 9-8 を参照してください。
  • すべてのオープンドレイン制御出力は、10kΩ プルアップ抵抗経由で VOUT プレーンに接続し、出力がハイインピーダンスのときに定義された電位をシステムコントローラ入力に供給します。
  • ピン モードを使用する場合は、必要に応じて ILIM_ADJ1/2 と LM との間に RSET 抵抗を接続します。
  • VOUT でレギュレートされた出力電圧を、低 ESR の ≥1μF セラミック デカップリング コンデンサを使用してグランドにデカップリングします。このコンデンサは、電圧定格が最小 10V で、X5R または X7R の誘電体を使用する必要があります。