JAJSVL7 データシート

JAJSVL7A November 2024 – February 2026 TAA3020

PRODUCTION DATA

7.3 Page_1 のレジスタ

Page_1 レジスタのメモリマップされたレジスタを、表 7-57 に示します。表 7-57 にないレジスタオフセットアドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 7-57 PAGE_1 のレジスタ

アドレス	略称	レジスタ名	リセット値	セクション
0x0	PAGE_CFG	デバイスページレジスタ	0x00	セクション 7.3.1
0x1E	VAD_CFG1	音声アクティビティ検出構成レジスタ 1	0x20	セクション 7.3.2
0x1F	VAD_CFG2	音声アクティビティ検出構成レジスタ 2	0x08	セクション 7.3.3

PAGE_CFG を表 7-58 に示します。

概略表に戻ります。

デバイスのメモリマップは複数のページに分かれています。このレジスタはページを設定します。

表 7-58 PAGE_CFG レジスタフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-0	PAGE[7:0]	R/W	00000000b	これらのビットは、デバイスのページを設定します。 0d = ページ 0 1d = ページ 1 2d ～ 254d = ページ 2 ～ページ 254 255d = ページ 255

VAD_CFG1 を表 7-59 に示します。

概略表に戻ります。

このレジスタは音声アクティビティ検出用の構成レジスタ 1 です。

表 7-59 VAD_CFG1 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7-6	VAD_MODE[1:0]	R/W	00b	自動 ADC のパワーアップ/パワーダウン構成の選択。 0D = ユーザーが開始する ADC パワーアップと ADC パワーダウン 1d = VAD 割り込みに基づくADC パワーアップおよび ADC パワーダウン 2d = VAD 割り込みに基づく ADC パワーアップしたが、ユーザーは ADC パワーダウンを開始 3d = ユーザーが ADC のパワーオンを開始したが、VAD 割り込みに基づいて ADC がパワーダウン
5-4	VAD_CH_SEL[1:0]	R/W	10b	VAD チャネル選択。 0d =チャネル 1 は VADアクティビティ用に監視されます 1d = チャネル 2 は VAD アクティビティ用に監視されます 2d = チャネル 3 は VADアクティビティ用に監視されます 3d =チャネル 4 は VAD アクティビティ用に監視されます
3-2	VAD_CLK_CFG[1:0]	R/W	00b	VAD のクロック選択 0d = 内部発振器クロックを使用したVAD 処理 1d = BCLK 入力の外部クロックを使用した VAD 処理 2d = MCLK 入力の外部クロックを使用したVAD 処理 3d = ページ 0 の CNT_CFG、CLK_SRC、CLKGEN_CFG レジスタに基づくカスタムクロック構成
1-0	VAD_EXT_CLK_CFG[1:0]	R/W	00b	VAD に外部クロックを使用するクロック構成。 0d = 外部クロックは 3.072 MHz 1d = 外部クロックは 6.144 MHz 2d = 外部クロックは 12.288 MHz 3d = 外部クロックは 18.432 MHz

VAD_CFG2 を表 7-60 に示します。

概略表に戻ります。

このレジスタは音声アクティビティ検出用の構成レジスタ 2 です。

表 7-60 VAD_CFG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
6	SDOUT_INT_CFG	R/W	0b	SDOUT 割り込み構成。 0D = 割り込み機能で SDOUT ピンをイネーブルにしない 1d = チャネルデータが記録されていないときに SDOUT ピンをイネーブルにして割り込み出力をサポート
5	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
4	予約済み	R	0b	予約済みビット。リセット値を書き込むのみ
3	VAD_PD_DET_EN	R/W	1b	VAD アクティビティ中の ASI 出力データをイネーブルにします。 0D = ADC 記録中 VAD 処理が有効ではない 1d = ADC の記録中 VAD 処理が有効であり、VAD 割り込みは設定されたとおりに生成されます
2-0	予約済み	R	0b	予約済みビット。リセット値のみを書き込み