JAJSVL7A November   2024  – February 2026 TAA3020

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件：I2C インターフェイス
    7. 5.7  スイッチング特性：I2C インターフェイス
    8. 5.8  タイミング要件：TDM、I2S または LJ インターフェイス
    9. 5.9  スイッチング特性：TDM、I2S または LJ インターフェイス
    10. 5.10 タイミング要件：PDM デジタル マイクロフォン インターフェイス
    11. 5.11 スイッチング特性：PDM デジタル マイクロフォン インターフェイス
    12. 5.12 タイミング図
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  シリアル インターフェイス
        1. 6.3.1.1 制御シリアル インターフェイス
        2. 6.3.1.2 オーディオ シリアル インターフェイス
          1. 6.3.1.2.1 時分割多重オーディオ (TDM) インターフェイス
          2. 6.3.1.2.2 I2S (Inter IC Sound) インターフェイス
          3. 6.3.1.2.3 左揃え (LJ) インターフェイス
        3. 6.3.1.3 共有バスで複数のデバイスを使用
      2. 6.3.2  フェーズ ロック ループ (PLL) とクロック生成
      3. 6.3.3  入力チャネルの構成
      4. 6.3.4  基準電圧
      5. 6.3.5  プログラム可能なマイクロフォン バイアス
      6. 6.3.6  シグナル チェーン処理
        1. 6.3.6.1 プログラム可能なチャネル ゲインおよびデジタル ボリューム制御
        2. 6.3.6.2 プログラム可能なチャネル ゲイン較正
        3. 6.3.6.3 プログラム可能なチャネル位相較正
        4. 6.3.6.4 プログラム可能なデジタル ハイパス フィルタ
        5. 6.3.6.5 プログラム可能なデジタル バイクワッド フィルタ
        6. 6.3.6.6 プログラム可能なチャネル サマーおよびデジタル ミキサ
        7. 6.3.6.7 構成可能なデジタル デシメーション フィルタ
          1. 6.3.6.7.1 線形位相フィルタ
            1. 6.3.6.7.1.1 サンプリング レート：7.35kHz ～ 8kHz
            2. 6.3.6.7.1.2 サンプリング レート：14.7kHz ～ 16kHz
            3. 6.3.6.7.1.3 サンプリング レート：22.05kHz ～ 24kHz
            4. 6.3.6.7.1.4 サンプリング レート：29.4kHz ～ 32kHz
            5. 6.3.6.7.1.5 サンプリング レート：44.1kHz ～ 48kHz
            6. 6.3.6.7.1.6 サンプリング レート：88.2kHz ～ 96kHz
            7. 6.3.6.7.1.7 サンプリング レート：176.4kHz ～ 192kHz
            8. 6.3.6.7.1.8 サンプリング レート：352.8kHz ～ 384kHz
            9. 6.3.6.7.1.9 サンプリング レート：705.6kHz ～ 768kHz
          2. 6.3.6.7.2 低レイテンシ フィルタ
            1. 6.3.6.7.2.1 サンプリング レート：14.7kHz ～ 16kHz
            2. 6.3.6.7.2.2 サンプリング レート：22.05kHz ～ 24kHz
            3. 6.3.6.7.2.3 サンプリング レート：29.4kHz ～ 32kHz
            4. 6.3.6.7.2.4 サンプリング レート：44.1kHz ～ 48kHz
            5. 6.3.6.7.2.5 サンプリング レート：88.2kHz ～ 96kHz
            6. 6.3.6.7.2.6 サンプリング レート：176.4kHz ～ 192kHz
          3. 6.3.6.7.3 超低レイテンシ フィルタ
            1. 6.3.6.7.3.1 サンプリング レート：14.7kHz ～ 16kHz
            2. 6.3.6.7.3.2 サンプリング レート：22.05kHz ～ 24kHz
            3. 6.3.6.7.3.3 サンプリング レート：29.4kHz ～ 32kHz
            4. 6.3.6.7.3.4 サンプリング レート：44.1kHz ～ 48kHz
            5. 6.3.6.7.3.5 サンプリング レート：88.2kHz ～ 96kHz
            6. 6.3.6.7.3.6 サンプリング レート：176.4kHz ～ 192kHz
            7. 6.3.6.7.3.7 サンプリング レート：352.8kHz ～ 384kHz
      7. 6.3.7  自動ゲイン コントローラ (AGC)
      8. 6.3.8  音声アクティビティ検出 (VAD)
      9. 6.3.9  デジタル PDM マイクロフォン録音チャネル
      10. 6.3.10 割り込み、ステータス、およびデジタル I/O ピンの多重化
    4. 6.4 デバイスの機能モード
      1. 6.4.1 スリープ モードまたはソフトウェア シャットダウン
      2. 6.4.2 アクティブ モード
      3. 6.4.3 ソフトウェア リセット
    5. 6.5 プログラミング
      1. 6.5.1 制御シリアル インターフェイス
        1. 6.5.1.1 I2C 制御インターフェイス
          1. 6.5.1.1.1 一般的な I2C の動作
            1. 6.5.1.1.1.1 I2C のシングル バイトおよびマルチ バイト転送
              1. 6.5.1.1.1.1.1 I2C のシングル バイト書き込み
              2. 6.5.1.1.1.1.2 I2C のマルチ バイト書き込み
              3. 6.5.1.1.1.1.3 I2C のシングル バイト読み出し
              4. 6.5.1.1.1.1.4 I2C のマルチ バイト読み出し
  8. 7 レジスタ マップ
    1. 7.1 デバイス構成レジスタ
    2. 7.2 Page_0 のレジスタ
    3. 7.3 Page_1 のレジスタ
    4. 7.4 プログラム可能な係数レジスタ
      1. 7.4.1 プログラム可能な係数レジスタ：ページ 2
      2. 7.4.2 プログラム可能な係数レジスタ：ページ 3
      3. 7.4.3 プログラム可能な係数レジスタ：ページ 4
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 2 チャネルのアナログ マイク録音
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 EVM セットアップ用のデバイス レジスタ構成スクリプトの例
      2. 8.2.2 4 チャネルのデジタル PDM マイク録音
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
          1. 8.2.2.2.1 EVM セットアップ用のデバイス レジスタ構成スクリプトの例
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

6.3.6.7 構成可能なデジタル デシメーション フィルタ

デバイスのレコード チャネルには、広いダイナミック レンジと、マルチビット デルタ シグマ (ΔΣ) 変調器からのオーバーサンプリング データを処理するための内蔵デジタル デシメーション フィルタが含まれており、FSYNC レートと同じナイキスト サンプリング レートでデジタル データを生成できます。図 6-16に示すように、このデシメーション フィルタを使用して、デジタル マイクからオーバーサンプリングされた PDM ストリームを処理することもできます。デシメーション フィルタは、対象アプリケーションに必要な周波数応答、群遅延、位相直線性に応じて、3 つの異なるタイプから選択できます。デシメーション フィルタ オプションの選択は、DECI_FILT (P0_R107_D[5:4]) レジスタ ビットの設定によって行うことができます。記録チャネルのデシメーション フィルタ モード選択の構成レジスタ設定を、表 6-22 に示します。

表 6-22 レコード チャネルのデシメーション フィルタ モードの選択
P0_R107_D[5:4]：DECI_FILT[1:0] デシメーション フィルタ モードの選択
00 (デフォルト) デシメーションには線形位相フィルタが使用されます
01 デシメーションに低レイテンシ フィルタを使用します
10 超低レイテンシのフィルタを使用して、デシメーションを実施します
11 予約済み（この設定は使用しないでください）