JAJSWH9B November   2024  – October 2025 MSPM0G3529-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
      1.      10
    3. 6.3 信号の説明
      1.      12
      2.      13
      3.      14
      4.      15
      5.      16
      6.      17
      7.      18
      8.      19
      9.      20
      10.      21
      11.      22
      12.      23
      13.      24
      14.      25
      15.      26
      16.      27
      17.      28
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN / SLEEP モード
      2. 7.5.2 STOP / STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 電源ランプ
      2. 7.6.2 POR および BOR
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
      2. 7.9.2 低周波数発振器 (LFOSC)
      3. 7.9.3 システム フェーズ ロック ループ (SYSPLL)
      4. 7.9.4 低周波数クリスタル / クロック
      5. 7.9.5 高周波数クリスタル / クロック
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 コンパレータ (COMP)
      1. 7.15.1 コンパレータ電気的特性
    16. 7.16 DAC
      1. 7.16.1 DAC 電源仕様
      2. 7.16.2 DAC 出力仕様
      3. 7.16.3 DAC 動的仕様
      4. 7.16.4 DAC 直線性仕様
      5. 7.16.5 DAC タイミング仕様
    17. 7.17 I2C
      1. 7.17.1 I2C 特性
      2. 7.17.2 I2C フィルタ
      3. 7.17.3 I2C のタイミング図
    18. 7.18 SPI
      1. 7.18.1 SPI
      2. 7.18.2 SPI タイミング図
    19. 7.19 UART
    20. 7.20 TIMx
    21. 7.21 TRNG
      1. 7.21.1 TRNG 電気的特性
      2. 7.21.2 TRNG スイッチング特性
    22. 7.22 エミュレーションおよびデバッグ
      1. 7.22.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  機能ブロック図
    2. 8.2  CPU
    3. 8.3  動作モード
      1. 8.3.1 動作モード別の機能 (MSPM0Gx51x)
    4. 8.4  パワー マネージメント ユニット (PMU)
    5. 8.5  クロック モジュール (CKM)
    6. 8.6  DMA
    7. 8.7  イベント
    8. 8.8  メモリ
      1. 8.8.1 メモリ構成
      2. 8.8.2 ペリフェラル ファイル マップ
      3. 8.8.3 ペリフェラルの割り込みベクタ
    9. 8.9  フラッシュ メモリ
    10. 8.10 SRAM
    11. 8.11 GPIO
    12. 8.12 IOMUX
    13. 8.13 ADC
    14. 8.14 温度センサ
    15. 8.15 VREF
    16. 8.16 COMP
    17. 8.17 DAC
    18. 8.18 セキュリティ
    19. 8.19 TRNG
    20. 8.20 AESADV
    21. 8.21 キーストア
    22. 8.22 CRC-P
    23. 8.23 MATHACL
    24. 8.24 UART
    25. 8.25 I2C
    26. 8.26 SPI
    27. 8.27 CAN-FD
    28. 8.28 低周波数サブシステム (LFSS)
    29. 8.29 RTC_B
    30. 8.30 IWDT_B
    31. 8.31 WWDT
    32. 8.32 タイマ (TIMx)
    33. 8.33 デバイスのアナログ接続
    34. 8.34 入力 / 出力の回路図
    35. 8.35 シリアル ワイヤ デバッグ インターフェイス
    36. 8.36 ブート ストラップ ローダ (BSL)
    37. 8.37 デバイス ファクトリ定数
    38. 8.38 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイスの命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.3.1 動作モード別の機能 (MSPM0Gx51x)

各動作モードでサポートされている機能を 表 8-1 に示します。

機能キー：

  • EN：その機能は、指定されたモードでイネーブルされます。
  • DIS：その機能は、指定されたモードでディセーブル (クロックまたは電源のどちらかが遮断) されますが、その機能の設定は保持されます。
  • OPT：その機能は、指定されたモードでは任意であり、イネーブルに設定されている場合はイネーブルのままです。
  • NS：その機能は、指定されたモードで自動的にはディセーブルになりませんが、サポートされていません。
  • OFF：その機能は、指定されたモードで完全に電源がオフになり、設定情報は保持されません。OFF 状態からウェークアップするときは、アプリケーション ソフトウェアですべてのモジュール レジスタを所望の設定に再構成する必要があります。

表 8-1 動作モード別のサポートされている機能
動作モードRUNSLEEPストップSTANDBYシャットダウン
RUN0RUN1RUN2SLEEP0SLEEP1SLEEP2STOP0STOP1STOP2STANDBY0STANDBY1
発振器SYSOSCENDISENDISOPT(1)ENDISDISOFF
LFOSC または LFXTEN (LFOSC または LFXT)OFF
HFXTOPTDISOPTDISDISDISOFF
SYSPLLOPTDIS(4)OPTDIS(4)DIS(4)DIS(4)OFF
クロックCPUCLK80MHz32kHzDISOFF
MCLK から PD1 へ80MHz32kHz80MHz32kHzDISOFF
ULPCLK から PD0 へ40MHz32kHz40MHz32kHz4 MHz(1)4MHz32kHz32kHzDISOFF
ULPCLK から TIMG0/8/9/14 へ40MHz32kHz40MHz32kHz4 MHz(1)4MHz32kHz32kHz32 kHz(2)OFF
RTCCLK32kHzOFF
MFCLKOPTDISOPTDISOPTDISDISOFF
MFPCLKOPTDISOPTDISOPTDISDISOFF
LFCLK から PD0/1 へ32kHzDISOFF
LFCLK から TIMG0/8/9/14 へ32kHz32 kHz(2)OFF
LFCLK モニタOPTOFF
MCLK モニタOPTDISOFF
PMUPOR モニタEN
BOR モニタENOFF
コア レギュレータ高駆動能力中駆動能力低駆動能力OFF
コア機能CPUENDISOFF
DMAOPTDIS (トリガをサポート)OFF
フラッシュENDISOFF
SRAM (B0)ENDISOFF
SRAM (B1)OPTDIS / OFFOFFOFF
PD1 ペリフェラルMATHACLOPTOFFOFF
UART3/4/5/6OPTDISOFF
SPI0/1/2OPT

DIS

OFF
MCAN0/1OPTOFFOPTOFFOFFOFF
TIMA0/1OPTOFFOFF
TIMG6/7/12OPTOFFOFF
AESADVOPTOFFOFF
CRC-POPTDISOFF
TRNGOPTOFFOFF
PD0 ペリフェラルGPIOA/B/C(3)OPTOPT(2)OFF
UART0/1/7OPTOPT(2)OFF
I2C0/1/2OPTOPT(2)OFF
TIMG0/8/9/14OPTOPT(2)OFF
WWDT0/1OPTDISOFF
IWDTOPTOFF
RTC_BOPTOFF
キーストアOPTOFF
アナログVREFOPTOFF
ADC0/1(3)OPTNS (トリガをサポート)OFF
COMP0/1/2OPTOPT (ULP)OPTOPT (ULP)OPTOPT (ULP)OFF
DAC0OPTNSOFF

温度センサ

OPTOFFOFF
IOMUX および IO ウェークアップENDIS (ウェーク付き)
ウェーク ソース該当なし任意の IRQPD0 IRQIOMUX、NRST、SWD
(1) RUN1 から STOP0 に遷移した場合 (SYSOSC がイネーブルで、MCLK は LFCLK から供給)、RUN1 のときと同様に SYSOSC はイネーブルに維持され、ULPCLK は 32kHz に維持されます。RUN2 から STOP0 に遷移した場合 (SYSOSC がディセーブルで、MCLK は LFCLK から供給)、RUN2 のときと同様に SYSOSC はディセーブルに維持され、ULPCLK は 32kHz に維持されます。
(2) STANDBY に STANDBY1 のポリシーを使用する場合、特定のペリフェラル (TIMG0、TIMG8、TIMG9、TIMG14 および RTC) のみがクロック駆動されます。その他の PD0 ペリフェラルは、外部アクティビティが発生した際に非同期高速クロック要求を生成できますが、アクティブにクロック供給されません。
(3) ADCx および GPIOx ポートについては、デジタル ロジックは PD0 にあり、レジスタ インターフェイスは PD1 にあります。これらのペリフェラルは、PD1 がアクティブな場合には、高速シングルサイクル レジスタ アクセスをサポートし、また、PD0 がまだアクティブなときには、STANDBY モードになるまで基本動作もサポートします。
(4) SYSPLL は自動的にディセーブルされていないため、消費電力を低減するには、SYSCTL レジスタ内の HSCLKEN.SYSPLLEN フィールドを使用して手動でディセーブルにする必要があります。