JAJSWJ4 May   2025 TPS7H6101-SEP

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスのオプション表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 タイミング測定
    2. 7.2 デッドタイム測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  ゲートドライバの入力電圧
      2. 8.3.2  リニアレギュレータ動作
      3. 8.3.3  ブートストラップ動作
        1. 8.3.3.1 ブートストラップの充電方式
        2. 8.3.3.2 ブートストラップ コンデンサ
        3. 8.3.3.3 ブートストラップダイオード
        4. 8.3.3.4 ブートストラップ抵抗
      4. 8.3.4  ハイサイドドライバスタートアップ
      5. 8.3.5  PWM_LI および EN_HI
      6. 8.3.6  デッド タイム
      7. 8.3.7  入力インターロック保護
      8. 8.3.8  低電圧誤動作防止とパワー グッド (PGOOD)
      9. 8.3.9  負の SW 電圧過渡
      10. 8.3.10 レベル シフタ
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 ブートストラップおよびバイパスコンデンサ
        2. 9.2.2.2 ブートストラップダイオード
      3. 9.2.3 アプリケーション結果
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 テープおよびリール情報

5 ピン構成および機能

NPR パッケージ
64 ピン LGA
(上面図)
TPS7H6101-SEP
表 5-1 ピンの機能
ピン I/O(1) 説明
名称 番号
BOOT 3 I ハイサイドリニアレギュレータの入力電源電圧。BOOT と SW_HS の間に外部ブートストラップコンデンサが配置されています。外部ブートストラップダイオードのカソードをこのピンに接続します。BOOT と SW_HS の間のツェナーダイオードクランプは、最大電気的定格を超えないように補助的に保護します。
BP5H 58 ~ 59 P ハイサイド 5V ゲート CP レギュレータ出力。BP5H と PAD PB5H を接続する幅広の PCB トレースで、BP5H と SW からパッケージのできるだけ近くに 1μF のセラミックコンデンサを接続します。コンデンサを PCB の反対面に実装する場合は、PAD BP5H の真下に配置し、寄生インダクタンスを最小限に抑えるために複数のインパッドビアを使用してください。
BP5L 26 ~ 27 P ローサイド 5V リニアレギュレータ出力。BP5L と PAD PB5L を接続する幅広の PCB トレースで、BP5L と GND からパッケージのできるだけ近くに 1μF のセラミックコンデンサを接続します。コンデンサを PCB の反対面に実装する場合は、PAD BP5L の真下に配置し、寄生インダクタンスを最小限に抑えるために複数のインパッドビアを使用してください。
BP7L 12 P ローサイド 7V リニアレギュレータ出力。BP7L と GND の間には少なくとも 1uF 容量が必要です。
BST 11 O 内部ブートストラップスイッチを活用するブートストラップ充電の場合、このピンはブートストラップダイオードのアノード接続点として機能します。外部のハイサイドブートストラップコンデンサは、VIN に印加される入力電圧、内部ブートストラップスイッチ、外部ブートストラップダイオードを使用して、このピンを介して充電できます。
DLH 16 I ローサイドからハイサイドへのデッドタイム設定。PWM モードでは、DLH と GND の間に抵抗によって、ローサイドターンオフとハイサイドターンオンの間のデッドタイムが設定されます。PWM モードのハーフブリッジ アプリケーションの場合は、35.7kΩ RDLH を GND に接続します。RDLH に代わる値を設定することもできますが、スイッチング動作が適切であることを検証するには、追加のテストおよび分析が必要です。独立入力モード (IIM) では、DLH を使用してドライバの入力インターロック保護を設定します。インターロックがイネーブルの場合、100kΩ と220kΩ の間に値した抵抗を DLH と GND の間に接続します。DLH は、インターロックを無効にして IIMのBP5L に接続されます。
DHL 15 I ハイサイドからローサイドへのデッドタイム設定。PWM モードでは、DHL と AGND の間に抵抗によって、ハイサイドターンオフとローサイドターンオンの間のデッドタイムが設定されます。PWM モードのハーフブリッジ アプリケーションの場合は、57.6kΩ の RDHL を GND に接続します。RDHL に代わる値を設定することもできますが、スイッチング動作が適切であることを検証するには、追加のテストおよび分析が必要です。独立入力モード (IIM) では、DHL を使用してドライバの入力インターロック保護を設定します。DHL は、インターロックがイネーブルの状態で IIM の BP5L に接続されます。インターロックが無効の場合、IIM の場合、100kΩ と 220kΩ の間に値した抵抗を DHL と GND の間に接続します。
EN_HI 18 I イネーブル入力またはハイサイドドライバ制御入力。PWM モードでは、これをイネーブルピンとして使用します。独立入力モード (IIM) では、これがハイサイドドライバの制御入力として機能します。
GND 14、21～25、29～33、35～40 — ローサイドドライバ信号リターン。内部で PAD GND 67、68、70 に接続されています。ピン 14、21～25、29 は大電流パスに直接接続されていません。ピン 29～33 および 35～40 は、大電流パスにあります。
HSG 57 NC ハイサイドのゲートピンこのピンを使用すると、デバッグとテストの目的で、ハイサイド GaN FET のゲートにアクセスできます。ハーフブリッジトポロジで構成する場合は、10kΩ 抵抗を HSG から SW に接続します。
HVIN 45～50、52～56 P 内部では PAD HVIN (67～68) とハイサイド GaN FET のドレイン端子に接続され、そのピンは大電流パスに直接接続されます。
LSG 28 NC ローサイドのゲートピン。デバッグとテストの目的で、ローサイド GaN FET のゲートに接続できます。ハーフブリッジトポロジで構成する場合は、10kΩ 抵抗を LSG から GND に接続します。
NC1 1 NC QFN パッケージを PCB にアンカーするために使用します。ピンは、PCBランディング・パッドに半田付けする必要があります。PCB ランドパッドはハンダマスク定義のパッドです。このピンは内部接続されておらず、ハイサイドのリファレンス電圧 (SW_LS) に接続することを推奨します。
NC2 2 NC 接続なし。これらのピンは内部では接続されていません。電荷の蓄積を防ぐため、ピン NC2 を SW_HS に接続することを推奨しますが、このピンはオープンのままにすることもできます。
NC3 20 NC QFN パッケージを PCB にアンカーするために使用します。ピンは、PCBランディング・パッドに半田付けする必要があります。PCB ランドパッドはハンダマスク定義のパッドです。このピンは内部接続されておらず、電荷の蓄積を防ぐためにグランド (GND) に接続することを推奨します。ただし、このピンはオープンのままにすることもできます。
NC4 34 NC QFN パッケージ を PCB にアンカーするために使用します。ピンは、PCBランディング・パッドに半田付けする必要があります。PCB ランドパッドはハンダマスク定義のパッドです。このピンは内部接続されておらず、電荷の蓄積を防ぐためにグランド (GND) に接続することを推奨します。ただし、このピンはオープンのままにすることもできます。
NC5 51 NC QFN パッケージ を PCB にアンカーするために使用します。ピンは、PCBランディング・パッドに半田付けする必要があります。PCB ランドパッドはハンダマスク定義のパッドです。このピンは内部接続されておらず、電荷の蓄積を防止するために高電圧入力 (HVIN) に接続することを推奨します。ただし、このピンはオープンのままにすることもできます。
PAD BP5H 74 P BP5H パッドは、ハイサイドのレギュレータ BP5H に低電気抵抗パスを提供します。PAD BP5H は BP5H ピン (58～59) に内部接続されています。
PAD BP5L 69 P BP5L パッドは、ハイサイドのレギュレータ BP5L 用の低電気抵抗パスを提供します。PAD BP5L は BP5L ピン 26～27 に内部接続されています。
PAD_GND 67、68、70 — 大電流パスとして使用されるパワー GND パッドは、ローサイドドライバの信号リターン用にハイサイド GaN FET のドレイン端子に接続します。PAD_GND ピン 70 は、ローサイド FET ソース端子に内部接続されており、ローサイドスイッチの主な熱抽出パスとして使用できます。
PAD HVIN 73 — 大電流パスとして使用されるパワー HVIN パッドは、熱抽出のためにハイサイド GaN FET のソース端子に接続されています。PAD HVIN は、内部で HVIN ピン 45～50、52～56 に接続されています。
PAD SW_HS 65、66、72 — パワー SW_HS パッドは大電流パスとして使用され、ハイサイド GaN FET のドレイン端子に接続されます。また、SW_HS 9～10、44～45、60～64 ピンにも内部接続されています。TPS7H6101-SP は、2 つの電気的に絶縁された GaN FET およびドライバを備えています。ハーフブリッジ構成を形成するため、SW_LS パッドとピンに接続します。
PAD SW_LS 71 — パワー SW_LS パッドは大電流パスとして使用され、ローサイド GaN FET のソース端子に接続されます。内部でピン SW_LS (41～42) に接続されています。TPS7H6101-SP は、2 つの電気的に絶縁された GaN FET およびドライバを備えています。ハーフブリッジを形成するため、SW_HS パッドとピンに接続します。
PGOOD 17 O パワーグッド ピン。いずれかのローサイド内部リニアレギュレータまたは VIN が低電圧誤動作防止に移行すると、Low にアサートされます。BP5L への 10kΩ プルアップ抵抗が必要です。
PWM_LI 19 I PWM 入力またはローサイドドライバ制御入力。PWM モードでは、このピンをゲートドライバへの PWM 入力として使用します。独立入力モード (IIM) では、これがローサイドドライバの制御入力として機能します。
SW_HS 4～10, 44～45, 60～64 P ハイサイドのドライバ信号リターン。SW_HS は内部で PAD SW_HS (65、66、72) に接続されています。ピン 4～10 およびピン 60～64 は、直接大電流パスの一部ではありません。ピン 44～45 は大電流パスにあります。
SW_LS 41 ~ 42 P PAD SW_LS とローサイド GaN FET ドレイン端子に内部接続され、PCB の SW_LS に接続します。これらのピンは大電流パスの一部です。
VIN 13 I ゲートドライバ入力電圧電源。10 V ～ 14V の入力電圧範囲。このピンは、ローサイドのリニアレギュレータおよび内部ブートストラップスイッチへの入力として機能します。入力電圧から直接ブートストラップ充電を行う場合、VIN はブートストラップダイオードのアノード接続点としても機能します。
(1) I = 入力、O = 出力、G = グランド、P = 電源、NC = 未接続、— = その他