JAJSX39 July   2025 TPS543B25E

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD Ratings
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  VIN ピンおよび VIN UVLO
      2. 6.3.2  内部リニア レギュレータとバイパス
      3. 6.3.3  イネーブルおよび調整可能な UVLO
        1. 6.3.3.1 スタートアップ時の内部イベント シーケンス
      4. 6.3.4  スイッチング周波数の選択
      5. 6.3.5  外部クロックへのスイッチング周波数の同期
        1. 6.3.5.1 内部 PWM 発振周波数
        2. 6.3.5.2 同期の損失
        3. 6.3.5.3 SYNC/FSEL ピンとのインターフェイス
      6. 6.3.6  リモート センス アンプと出力電圧の調整
      7. 6.3.7  ループ補償のガイドライン
        1. 6.3.7.1 出力フィルタ インダクタのトレードオフ
        2. 6.3.7.2 ランプ コンデンサの選択
        3. 6.3.7.3 出力コンデンサの選択
        4. 6.3.7.4 優れた過渡応答を実現する設計方法
      8. 6.3.8  ソフトスタートおよびプリバイアス出力スタートアップ
      9. 6.3.9  MSEL ピン
      10. 6.3.10 パワー グッド (PG)
      11. 6.3.11 出力過負荷保護
        1. 6.3.11.1 正のインダクタ電流保護
        2. 6.3.11.2 負のインダクタ電流保護
      12. 6.3.12 出力過電圧および低電圧保護
      13. 6.3.13 過熱保護
      14. 6.3.14 出力電圧放電
    4. 6.4 デバイスの機能モード
      1. 6.4.1 強制連続導通モード
      2. 6.4.2 ソフト スタート時の不連続導通モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 1MHz アプリケーションでの 1.0V 出力
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1  WEBENCH® ツールによるカスタム設計
          2. 7.2.1.2.2  スイッチング周波数
          3. 7.2.1.2.3  出力インダクタの選択
          4. 7.2.1.2.4  出力コンデンサ
          5. 7.2.1.2.5  入力コンデンサ
          6. 7.2.1.2.6  調整可能な低電圧誤動作防止
          7. 7.2.1.2.7  出力電圧抵抗の選択
          8. 7.2.1.2.8  ブートストラップ コンデンサの選定
          9. 7.2.1.2.9  VDRV および VCC コンデンサの選択
          10. 7.2.1.2.10 PGOOD プルアップ抵抗
          11. 7.2.1.2.11 電流制限の選択
          12. 7.2.1.2.12 ソフト スタート時間の選択
          13. 7.2.1.2.13 ランプ選択および制御ループの安定性
          14. 7.2.1.2.14 MODE ピン
        3. 7.2.1.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 WEBENCH® ツールによるカスタム設計
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.3.10 パワー グッド (PG)

TPS543B25E PG ピンはオープン ドレイン出力であり、High 信号を出力するための外部プルアップ抵抗が必要です。FB ピンが内部電圧リファレンスの 92% 〜 108% の間となった後、ソフトスタートが完了し、256µs のグリッチ除去時間が経過すると、PG ピンがデアサートされ、ピンがフローティングとなります。TI は、5.5V 以下の電圧源との間に抵抗値が 10kΩ 〜 100kΩ のプルアップ抵抗を配置することを推奨します。PG は、VIN 入力電圧が 1V を上回っているが、電流シンク能力が低くなった後に定義された状態となります。FB が公称内部リファレンス電圧の 84% を下回るか、116% を超える場合は、8µs グリッチ除去時間の後に、PG ピンは Low となります。VIN が UVLO を下回った場合、EN ピンが Low となるか、デバイスがサーマル シャットダウンに移行すると、PG は即座に Low となります。