JAJSXG5A November   2025  – November 2025 LOG305

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性 (対数検出器) 
    6. 5.6 代表的特性:VCC = 3.6V
    7. 5.7 代表的特性:VCC = 5.25V
  7. パラメータ測定情報
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 出力ゲイン
    4. 7.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 エネルギー検出
        1. 8.2.1.1 詳細な設計手順
        2. 8.2.1.2 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

レイアウトのガイドライン

LOG305 の性能とノイズ耐性を向上させるには、次の手順に従います。

  • ノイズ ピックアップに対する耐性を向上させるために、ガード パターンを使用して Log_In のパターンを設計します。可能な場合はシールドを使用して、放射ノイズ耐性を向上させます。
  • Log_En ピンに小さなコンデンサを配置し、デバイスに入る前に高周波ノイズをグランドできるようにします。
  • 負荷回路をピンの近くに配置するか、出力パターンの下のアナログ グランド プレーンを取り除くことで、Log_Out および FB ピンの容量を最小限に抑えます。Log_Out は、最大 100pF の容量に対応しています。
  • ソリッドなアナログ グランド プレーンを配線するために PCB の 1 層のみを割り当て、十分なビアを使用して、ピンに使用されるすべてのコンデンサを終端します。