JAJU898 july   2023

 

  1.   1
  2.   概要
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 設計上の考慮事項
    3. 2.3 主な使用製品
      1. 2.3.1  DP83TD510E
      2. 2.3.2  AM2434
      3. 2.3.3  TPS2660
      4. 2.3.4  TPS79801-Q1
      5. 2.3.5  MSP430FR2476
      6. 2.3.6  TLV7031
      7. 2.3.7  ATL431
      8. 2.3.8  LM74700-Q1
      9. 2.3.9  TPS62825A
      10. 2.3.10 TPS61023
      11. 2.3.11 TLVM13630
      12. 2.3.12 LSF0108
  9. 3システム設計理論
    1. 3.1 電源
    2. 3.2 PoDL の PD と結合ネットワーク
    3. 3.3 Sitara テクノロジー・モジュール
    4. 3.4 ブート・モード
    5. 3.5 PHI および BoosterPack ヘッダ
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 ハードウェア要件
      1. 4.1.1 ブート・スイッチの設定
      2. 4.1.2 リファレンス・デザインの使い方
    2. 4.2 ソフトウェア要件
      1. 4.2.1 PD ファームウェア
      2. 4.2.2 MCU ファームウェア
    3. 4.3 テスト構成
    4. 4.4 テスト結果
  11. 5設計とドキュメントのサポート
    1. 5.1 設計ファイル
      1. 5.1.1 回路図
      2. 5.1.2 BOM
    2. 5.2 ツールとソフトウェア
    3. 5.3 ドキュメントのサポート
    4. 5.4 サポート・リソース
    5. 5.5 商標
  12. 6著者

2.3.1 DP83TD510E

DP83TD510E は、IEEE 802.3cg 10Base-T1L 仕様に準拠した超低消費電力イーサネット物理層トランシーバです。PHY は非常に低ノイズのカップリング・レシーバ・アーキテクチャを採用しており、長いケーブルの到達距離と非常に低い消費電力を実現します。DP83TD510E は、本質安全要件をサポートするために、外部 MDI 終端を備えています。MII、RMII (Reduced MII)、RGMII、RMII Low Power 5MHz マスタ・モードを介して、MAC レイヤと接続します。本トランシーバは、ケーブルの到達距離を 2000m 以上に延長する必要のあるアプリケーション向けに、RMII のバック・ツー・バック・モードもサポートしています。DP83TD510E は、システム上のその他のモジュールにクロックを供給するための 25MHz 基準クロック出力をサポートしており、ケーブル診断ツール、組み込み自己テスト、設計やデバッグを簡単にするループバック機能を内蔵しています。