KOKT147 April   2025 LM5066I

 

  1.   1
  2. 1 머리말
  3. 2 3
  4. 3 48V AI 서버를 위한 핫 스왑 회로 설계의 어려움
  5. 4 과제 1: 출력 단락 동안의 턴오프 지연
  6. 5 과제 2: 부하 과도 현상 중 의도치 않은 게이트 턴오프
  7. 6 과제 3: 제어된 (느린) 턴온 시 병렬 공진
  8. 7 제안된 회로 개선 사항
  9. 8 턴오프 대응 개선
  10. 9 동적 부하 시 의도치 않은 턴오프 문제 해결
  11. 10기생 진동 감쇠
  12. 11설계 가이드라인 및 부품 선택
  13. 12Cdv/dt 방전 회로
  14. 13결론
  15. 14참고 자료
  16. 15관련 웹사이트

11 설계 가이드라인 및 부품 선택

레퍼런스 [1]는 시스템 및 MOSFET을 보호하기 위한 핫 스왑 회로를 설계하는 절차를 반복 개선합니다. 레퍼런스 [1]를 검토하여 설계에 익숙해지는 것이 좋습니다.

표 1에 표시된 시스템 사양을 LM5066I 설계 계산기에 입력하면 전류 감지 저항(RSNS), 전력 제한 저항(RPWR), 오류 타이머 커패시터(CTIMER), 소프트 시작 커패시터(Cdv/dt) 및 병렬로 연결해야 하는 선택한 MOSFET의 개수(N) 값을 얻을 수 있습니다. 48V 인공 지능 서버를 위한 8kW 핫 스왑 레퍼런스 설계 [2]에서 RSNS = 330µΩ, RPWR = 28.7kΩ, CTIMER = 10nF, Cdv/dt = 47nF, N = 8입니다.

방정식 1을(를) 보고 그림 8을(를) 사용하여 RPD 저항을 선택합니다.

방정식 1. R P D > V B E s a t I G A T E C B

여기서 VBE(sat)는 QPD PNP 트랜지스터의 베이스-이미터 포화 전압이고, IGATE(CB)는 LM5066I 핫 스왑 컨트롤러의 POR(Power-On Reset) 회로 차단기 싱크 전류입니다. 8kW 핫 스왑 레퍼런스 설계는 RPD 값 = 20Ω을 사용합니다.