Tecnología JESD204
Aproveche un SerDes codificado para una sincronización óptima, recuperación de reloj y equilibrio de CC con nuestros productos y diseños compatibles con JESD
¿Qué es JESD204?
La tecnología JESD204 es una interfaz en serie estandarizada entre convertidores de datos (ADC y DAC) y dispositivos lógicos (FPGA o ASIC) que utiliza codificación para la sincronización SerDes, la recuperación de reloj y el equilibrio de CC. Nuestros productos y diseños compatibles con JESD le ayudan a mejorar significativamente el rendimiento de los sistemas de alta densidad en una variedad de áreas de aplicación de JESD204B y JESD204C.
¿Por qué elegir TI para su sistema JESD204?
Obtenga menores costos del sistema
Acceda de forma gratuita a nuestra IP de diseño rápido JESD204 para su uso con nuestros convertidores de datos de alta velocidad, lo que incluye el soporte de nuestros expertos de JESD204.
Flexible y fácil de usar
Comience a utilizar menos recursos de FPGA, con firmware preconfigurable y optimizable específicamente para su plataforma FPGA, convertidor de datos y modo JESD204.
Acelere el tiempo de diseño
Reduzca el tiempo de su ciclo de diseño con el apoyo de nuestros ingenieros expertos para ayudarlo a configurar la IP para su modo exacto.
Nuestro firmware gratuito acelera el tiempo de desarrollo
JESD204 Rapid Design IP para FPGA conectadas a convertidores de datos de alta velocidad TI
La IP de diseño rápido JESD204 se diseñó para permitir a los ingenieros de FPGA lograr una ruta acelerada hacia un sistema JESD204 en funcionamiento. La IP se diseñó de manera que el procesamiento digital descendente y otras lógicas de aplicación estén aislados de la mayoría de las restricciones (...)
Recursos de diseño y desarrollo para JESD204
Software profesional de conversión de datos de alta velocidad
Esta interfaz gráfica de usuario (GUI) de convertidor de datos de alta velocidad pro es un programa para PC (compatible con Windows® XP/7/10) que está diseñado para ayudar en la evaluación de la mayoría de los convertidores de datos de alta velocidad (convertidor de señal analógica a digital [ADC] (...)
Diseño de referencia de 20.8 GSPS escalable para digitalizadores de 12 bits
Diseño de referencia de registro de tiempo de JESD204B 15 GHz multicanal para DSO, radares y comprob
Diseño de referencia de transceptor de RF multicanal para aplicaciones de radar
Este diseño de referencia se trata de una interfaz analógica (AFE) de 8 canales que utiliza dos transceptores de radiofrecuencia (RF) AFE7444 de 4 canales y un subsistema de reloj basado en LMK04828-LMX2594 que pueden permitir que los diseños escalen a 16 canales o más. Cada canal AFE consta de un (...)
Recursos técnicos
Adaptive Drive Angle Adjust
Ready to make the jump to JESD204B? White Paper (Rev. B)
System Design Considerations when Upgrading from JESD204B to JESD204C (Rev. A)
Soporte y capacitación para JESD204
Visite nuestro foro de soporte de diseño E2E™
Nuestros foros de soporte de diseño E2E™ son la fuente de ayuda a la que puede recurrir un ingeniero en cada paso del proceso de diseño. Póngase en contacto con nuestros ingenieros o consulte artículos relacionados con JESD204 que le ayudarán a resolver rápidamente sus problemas de diseño.
Serie de videos sobre JESD204B
Vea nuestra serie de videos sobre JESD204B que explora los conceptos básicos relacionados con el estándar SerDes de JESD204B en relación con los productos de conversión de datos de alta velocidad.
Explore productos compatibles con JESD204 por categoría
Depuradores de fluctuación de reloj y sincronizadores
Habilite un rendimiento de fluctuación de reloj preciso con nuestra gama de sincronizadores de red de bajo consumo y depuradores de fluctuación más baja, compatibles con JESD204B.
ADC de interfaz JESD204 de alta velocidad
Descubra nuestros productos de convertidores analógico a digital (ADC) de alta velocidad que utilizan la norma JEDEC SERDES JESD204 para generar datos de alta velocidad.
DAC de interfaz JESD204 de alta velocidad
Explore nuestros productos de convertidores digital a analógico (DAC) de alta velocidad que utilizan la norma JEDEC SERDES JESD204 para ingresar datos de alta velocidad.
PLL y sintetizadores de RF
Consiga un ruido de fase ultrabajo para instrumentos de prueba de alto rendimiento, satélites, radares y sistemas inalámbricos 5G