Las aplicaciones multicanal de alta velocidad requieren soluciones de sincronización precisas capaces de gestionar el sesgo entre canales para lograr una SNR, SFDR y ENOB óptimas del sistema. Este diseño de referencia es capaz de admitir dos canales de alta velocidad en placas independientes mediante el uso del PLL de banda ancha de LMX2594 de TI con VCO integrados para generar un reloj de 10 MHz a 15 GHz y SYSREF para interfaces JESD204B. El ruido de fase de compensación de 10 KHz es < –104 dBc/Hz para una frecuencia de reloj de 15 GHz. Mediante el uso de los EVM de convertidor de alta velocidad ADC12DJ3200 de TI, se logra un sesgo del reloj de placa a placa de <10 ps y una relación señal-ruido (SNR) de 49.6 dB con una señal de entrada de 5.25 GHz. Se describen todas las teorías clave de diseño para guiar a los usuarios a través del proceso de selección de piezas y la optimización del diseño. Por último, también se presentan el esquema, el diseño de la placa, las pruebas de hardware y los resultados.
Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción detallada del diseño para la instalación de componentes
Descripción detallada del diseño para la instalación de componentes
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Archivos para modelos 3D o dibujos 2D de componentes de IC
Archivos para modelos 3D o dibujos 2D de componentes de IC
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB
Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB
Diagrama esquemático detallado del diseño y los componentes
Diagrama esquemático detallado del diseño y los componentes
Incluye productos de TI en el diseño y posibles alternativas.
| Tipo | Título | Descargar la versión más reciente en inglés | Fecha | ||
|---|---|---|---|---|---|
| * | Guía de diseño | Multichannel JESD204B 15-GHz Clocking Reference Design (Rev. A) | 14/06/2017 | ||
| Artículo técnico | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 4/06/2019 | ||
| Artículo técnico | Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy | PDF | HTML | 28/08/2017 |
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.