TIDA-010128

Este diseño de referencia describe un sistema de muestreo de 20.8 GSPS que utiliza convertidores analógico a digital (ADC) de muestreo de RF en una configuración intercalada en el tiempo. El método de intercalación temporal es una forma probada y tradicional de aumentar la tasa de muestreo; sin embargo, la compensación de los ADC individuales, la ganancia y la discrepancia del tiempo de muestreo es fundamental para lograr el rendimiento. La complejidad de la intercalación aumenta con un reloj de muestreo más alto. La coincidencia de fase entre los ADC es una de las especificaciones fundamentales para lograr un mejor SFDR y ENOB. Este diseño de referencia utiliza la función de ajuste de retardo de apertura sin ruido en ADC12DJ5200RF, con pasos de control de fase precisos de 19 fs que facilitan la implementación intercalada de 20.8 GSPS. El diseño de referencia utiliza un generador de reloj JESD204B de bajo ruido integrado basado en LMK04828 y LMX2594, que cumple con el requisito de rendimiento del sistema de 12 bits.

Funciones