JESD204 기술

TI의 JESD 규격 준수 제품 및 설계로 최적의 동기화, 클록 복구 및 DC 균형을 위해 인코딩된 시리얼라이저/디시리얼라이저를 활용하세요.

JESD204란?

JESD204 기술은 시리얼라이저/디시리얼라이저 동기화, 클록 복구 및 DC 균형을 위해 인코딩을 사용하는 데이터 컨버터(ADC 및 DAC)와 로직 장치(FPGA 또는 ASIC) 간 표준화된 직렬 인터페이스입니다. TI의 JESD 규격 준수 제품 및 설계는 다양한 JESD204B 및 JESD204C 애플리케이션 영역에서 고밀도 시스템의 성능을 크게 개선하는 데 도움이 됩니다.

JESD204B와 JESD204C의 차이점 알아보기

이 백서에서는 JESD204B 및 JESD204C 표준의 차이점과 이러한 변경 사항이 고속 데이터 컨버터 보드 설계를 다루는 엔지니어에게 미치는 영향을 설명합니다.

백서 보기

JESD204 시스템을 위해 TI를 선택해야 하는 이유

checkmark

더 낮은 시스템 비용 달성

JESD204 전문가의 지원을 포함하여 TI의 고속 데이터 컨버터와 함께 사용할 수 있는 JESD204 고속 설계 IP에 무료로 액세스할 수 있습니다.

checkmark

유연하고 쉬운 사용성

FPGA 플랫폼, 데이터 컨버터 및 JESD204 모드에 알맞게 사전 구성 가능하고 최적화 가능한 펌웨어를 통해 FPGA 리소스를 더 적게 사용할 수 있습니다.

checkmark

설계 시간 단축

숙련된 엔지니어의 지원을 통해 설계 사이클 시간을 단축하여 해당 모드에 알맞게 IP를 구성할 수 있습니다.

개발 시간을 단축하는 TI 무료 펌웨어

펌웨어
TI 고속 데이터 변환기에 연결된 FPGA용 JESD204 고속 설계 IP

JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.

JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)

JESD204를 위한 설계 및 개발 리소스

지원 소프트웨어
고속 데이터 컨버터 프로 소프트웨어

이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)

레퍼런스 디자인
12비트 디지타이저용 확장 가능한 20.8GSPS 레퍼런스 설계
이 레퍼런스 설계에서는 타임 인터리브 구성에서 RF 샘플링 ADC(아날로그-디지털 컨버터)를 사용하는 20.8GSPS 샘플링 시스템에 대해 설명합니다. 타임 인터리브 방법은 샘플 레이트를 높이는 입증된 전통적인 방법이지만, 성능을 달성하기 위해서는 개별 ADC 오프셋, 게인 및 샘플링 시간 불일치를 정합하는 것이 중요합니다. 인터리브의 복잡성은 샘플링 클록이 높을수록 증가합니다. ADC 간의 위상 정합은 더 나은 SFDR 및 ENOB를 달성하는 데 중요한 사양 중 하나입니다. 이 레퍼런스 설계에서는 20.8GSPS 인터리브 (...)
레퍼런스 디자인
DSO, 레이더 및 5G 무선 테스터용 멀티 채널 JESD204B 15GHz 클로킹 레퍼런스 디자인
고속 멀티 채널 애플리케이션에는 최적의 시스템 SNR, SFDR 및 ENOB를 달성하기 위해 채널 간 스큐를 관리할 수 있는 정밀한 클로킹 솔루션이 필요합니다. 이 레퍼런스 설계는 VCO가 통합된 TI의 LMX2594 광대역 PLL을 활용하여 JESD204B 인터페이스를 위한 10MHz~15GHz 클록과 SYSREF를 생성하여 별도의 보드에서 두 개의 고속 채널을 지원할 수 있습니다. 10KHz 오프셋 위상 잡음은 15GHz 클록 주파수의 경우 -104dBc/Hz 미만입니다.  TI의 ADC12DJ3200 고속 컨버터 EVM을 (...)
레퍼런스 디자인
레이더 애플리케이션을 위한 멀티 채널 RF 트랜시버 레퍼런스 설계

8채널 AFE(아날로그 프론트 엔드)인 이 레퍼런스 설계는 16채널 이상으로 확장할 수 있는 AFE7444 4채널 RF 트랜시버 2개와 LMK04828 - LMX2594 기반 클로킹 서브시스템을 사용합니다. 각 AFE 채널은 2.6GHz에서 75dB을 초과하는 동적 범위로 10ps 미만의 스큐로 동기화된 14비트 9GSPS DAC와 3GSPS ADC로 구성됩니다.

기술 리소스

Application note
Application note
Adaptive Drive Angle Adjust
이 애플리케이션 보고서는 JESD204B 데이터 링크의 회로 보드 자료를 선택하고 장치 설정을 최적화하는 데 필요한 기반을 제공합니다.
document-pdfAcrobat PDF
White paper
White paper
Ready to make the jump to JESD204B? White Paper (Rev. B)
이 문서에서는 JESD204B 인터페이스와 관련된 시스템 영향에 대해 살펴봅니다.
document-pdfAcrobat PDF
Application note
Application note
System Design Considerations when Upgrading from JESD204B to JESD204C (Rev. A)
이 문서의 목적은 데이터 컨버터를 위한 직렬 인터페이스 표준의 JESD204B 및 JESD204C 개정 버전 간 주요 차이점을 명확히 보여주는 것입니다.
document-pdfAcrobat PDF

JESD204를 위한 지원 및 교육

TI E2E™ 설계 지원 포럼 방문

TI의 E2E™ 설계 지원 포럼은 설계 프로세스의 모든 단계에 걸쳐 도움을 받을 수 있는 엔지니어의 소스입니다. 설계 과제를 신속하게 해결하는 데 도움이 되는 TI의 엔지니어들과 연락하거나 JESD204 관련 게시글을 찾아보세요.
 

JESD204B 비디오 시리즈

고속 데이터 컨버터 제품과 관련하여 JESD204B 시리얼라이저/디시리얼라이저 표준과 관련된 기본 개념을 설명하는 JESD204B 비디오 시리즈를 시청하세요.

카테고리별로 JESD204 규격 준수 제품 살펴보기

클록 지터 클리너 및 싱크로나이저

저전력 네트워크 싱크로나이저, 초저 지터 및 JESD204B 규격 준수 지터 클리너로 구성된 포트폴리오를 통해 정밀한 클록 지터 성능을 지원합니다.

고속 JESD204 인터페이스 ADC

JEDEC SERDES 표준 JESD204를 사용하여 고속 데이터를 출력하는 TI의 고속 ADC(아날로그-디지털 컨버터) 제품을 알아보세요.

고속 JESD204 인터페이스 DAC

JEDEC SERDES 표준 JESD204를 사용하여 고속 데이터를 입력하는 TI의 고속 DAC(디지털-아날로그 컨버터) 제품을 살펴보세요.

RF PLL 및 신시사이저

고성능 테스트 기기, 위성, 레이더 및 5G 무선 시스템을 위한 초저 위상 잡음을 달성할 수 있습니다.

애플리케이션별로 JESD204 제품 및 리소스 찾아보기