Produktdetails

Sample rate (max) (Msps) 160 Resolution (Bits) 14 Number of input channels 1 Interface type JESD204A Analog input BW (MHz) 480 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 583 Architecture Pipeline SNR (dB) 75 ENOB (Bits) 11.7 SFDR (dB) 77 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 160 Resolution (Bits) 14 Number of input channels 1 Interface type JESD204A Analog input BW (MHz) 480 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 583 Architecture Pipeline SNR (dB) 75 ENOB (Bits) 11.7 SFDR (dB) 77 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFN (RHA) 40 36 mm² (6 mm × 6 mm)
  • Output Interface:
    • Single-Lane and Dual-Lane Interfaces
    • Maximum Data Rate: 3.125 Gbps
    • Meets JEDEC JESD204A Specification
    • CML Outputs with Current Programmable from 2 mA to 32 mA
  • Power Dissipation:
    • 583 mW at 160 MSPS in Dual-Lane Mode
    • Power Scales Down with Clock Rate
  • Input Interface: Buffered Analog Inputs
  • SNR at 185-MHz IF: –72.7 dBFS
  • Analog Input Dynamic Range: 2 VPP
  • Reference Support:
    External and Internal (Trimmed)
  • Supply:
    • Analog and Digital: 1.8 V
    • Input Buffer: 3.3 V
  • Programmable Digital Gain: 0 dB to 6 dB
  • Output: Straight Offset Binary or
    Twos Complement
  • Package: 6-mm × 6-mm QFN-40
  • Output Interface:
    • Single-Lane and Dual-Lane Interfaces
    • Maximum Data Rate: 3.125 Gbps
    • Meets JEDEC JESD204A Specification
    • CML Outputs with Current Programmable from 2 mA to 32 mA
  • Power Dissipation:
    • 583 mW at 160 MSPS in Dual-Lane Mode
    • Power Scales Down with Clock Rate
  • Input Interface: Buffered Analog Inputs
  • SNR at 185-MHz IF: –72.7 dBFS
  • Analog Input Dynamic Range: 2 VPP
  • Reference Support:
    External and Internal (Trimmed)
  • Supply:
    • Analog and Digital: 1.8 V
    • Input Buffer: 3.3 V
  • Programmable Digital Gain: 0 dB to 6 dB
  • Output: Straight Offset Binary or
    Twos Complement
  • Package: 6-mm × 6-mm QFN-40

The ADS61JB46 is a high-performance, low-power, single-channel, analog-to-digital converter with an integrated JESD204A output interface. Available in a 6-mm × 6-mm QFN package, with both single-lane and dual-lane output modes, the device offers an unprecedented level of compactness. The output interface is compatible to the JESD204A standard, with an additional mode (as per the IEEE standard 802.3-2002 part 3, clause 36.2.4.12) to interface seamlessly to the TI TLK family of SERDES transceivers. Equally impressive is the inclusion of an on-chip analog input buffer, providing isolation between the sample-and-hold switches and higher and more consistent input impedance.

The device is specified over the industrial temperature range (–40°C to +85°C).

The ADS61JB46 is a high-performance, low-power, single-channel, analog-to-digital converter with an integrated JESD204A output interface. Available in a 6-mm × 6-mm QFN package, with both single-lane and dual-lane output modes, the device offers an unprecedented level of compactness. The output interface is compatible to the JESD204A standard, with an additional mode (as per the IEEE standard 802.3-2002 part 3, clause 36.2.4.12) to interface seamlessly to the TI TLK family of SERDES transceivers. Equally impressive is the inclusion of an on-chip analog input buffer, providing isolation between the sample-and-hold switches and higher and more consistent input impedance.

The device is specified over the industrial temperature range (–40°C to +85°C).

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt 14-Bit, Input-Buffered, 160-MSPS, Analog-to-Digital Converter with JESD204A Outp datasheet (Rev. B) 04.10.2013

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Firmware

TI204C-IP — Request for JESD204 rapid design IP

Die JESD204 Rapid Design IP ist dazu entwickelt worden, FPGA-Technikern einen beschleunigten Weg zu einem funktionierenden JESD204-System zu ermöglichen. Diese IP ist derart ausgelegt worden, dass nachgelagerte digitale Verarbeitung und sonstige Anwendungslogik von den meisten leistungs- und (...)

Unterstützte Produkte und Hardware
GUI für Evaluierungsmodul (EVM)

SLAC530 — ADS61JB23 SPI GUI Installer

Unterstützte Produkte und Hardware
Simulationsmodell

ADS61JBXX IBIS Model

SLOM341.ZIP (110 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Berechnungstool

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

Der Rechner für Analogtechniker beschleunigt viele der sich wiederholenden Berechnungen, die Entwickler von analogen Schaltungsdesigns regelmäßig durchführen müssen. Dieses PC-basierte Tool bietet eine grafische Schnittstelle mit einer Liste verschiedener gebräuchlicher Berechnungen. Das Spektrum (...)

Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFN (RHA) 40 Ultra Librarian

Bestellen & Qualität

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos