Produktdetails

Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 150 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 750 Input type LVCMOS, LVDS, LVPECL, XTAL Operating temperature range (°C) -40 to 85 Number of input channels 4
Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 150 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 750 Input type LVCMOS, LVDS, LVPECL, XTAL Operating temperature range (°C) -40 to 85 Number of input channels 4
VQFN (RGC) 64 81 mm² (9 mm × 9 mm)
  • Two Independent PLL Channels Featuring:
    • Jitter: 150fs RMS for Outputs ≥ 100MHz
    • Phase Noise: –112dBc/Hz at 100Hz Offset for 122.88MHz
    • Hitless Switching: 50ps Phase Transient With Phase Cancellation
    • Programmable Loop Bandwidth With Fastlock
    • Standards-Compliant Synchronization and Holdover Using a Low-Cost TCXO/OCXO
    • Any Input to Any Output Frequency Translation
  • Four Reference Clock Inputs
    • Priority-Based Input Selection
    • Digital Holdover on Loss of Reference
  • Eight Clock Outputs With Programmable Drivers
    • Up to Six Different Output Frequencies
    • AC-LVDS, AC-CML, AC-LVPECL, HCSL, and 1.8V or 2.5V LVCMOS Output Formats
  • EEPROM/ROM for Custom Clocks on Power-Up
  • Flexible Configuration Options
    • Up to 750MHz on Input and Output
    • XO: 10MHz to 100MHz, TCXO: 10MHz to 54MHz
    • DCO Mode: < 1ppt/Step for Fine Frequency and Phase Steering (IEEE 1588 Slave)
    • Zero Delay for Deterministic Phase Offset
    • Robust Clock Monitoring and Status
    • I2C or SPI Interface
  • Excellent Power Supply Noise Rejection (PSNR)
  • 3.3V Supply With 1.8V, 2.5V, or 3.3V Outputs
  • Industrial Temperature Range: –40°C to +85°C
  • Two Independent PLL Channels Featuring:
    • Jitter: 150fs RMS for Outputs ≥ 100MHz
    • Phase Noise: –112dBc/Hz at 100Hz Offset for 122.88MHz
    • Hitless Switching: 50ps Phase Transient With Phase Cancellation
    • Programmable Loop Bandwidth With Fastlock
    • Standards-Compliant Synchronization and Holdover Using a Low-Cost TCXO/OCXO
    • Any Input to Any Output Frequency Translation
  • Four Reference Clock Inputs
    • Priority-Based Input Selection
    • Digital Holdover on Loss of Reference
  • Eight Clock Outputs With Programmable Drivers
    • Up to Six Different Output Frequencies
    • AC-LVDS, AC-CML, AC-LVPECL, HCSL, and 1.8V or 2.5V LVCMOS Output Formats
  • EEPROM/ROM for Custom Clocks on Power-Up
  • Flexible Configuration Options
    • Up to 750MHz on Input and Output
    • XO: 10MHz to 100MHz, TCXO: 10MHz to 54MHz
    • DCO Mode: < 1ppt/Step for Fine Frequency and Phase Steering (IEEE 1588 Slave)
    • Zero Delay for Deterministic Phase Offset
    • Robust Clock Monitoring and Status
    • I2C or SPI Interface
  • Excellent Power Supply Noise Rejection (PSNR)
  • 3.3V Supply With 1.8V, 2.5V, or 3.3V Outputs
  • Industrial Temperature Range: –40°C to +85°C

The LMK05028 is a high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and good hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The low jitter and high PSNR of the device reduce bit error rates (BER) in high-speed serial links.

The device has two PLL channels and generates up to eight output clocks with 150-fs RMS jitter. Each PLL domain can select from any four reference inputs to synchronize the outputs.

The LMK05028 is a high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and good hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The low jitter and high PSNR of the device reduce bit error rates (BER) in high-speed serial links.

The device has two PLL channels and generates up to eight output clocks with 150-fs RMS jitter. Each PLL domain can select from any four reference inputs to synchronize the outputs.

Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 6
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt LMK05028 Low-Jitter Dual-Channel Network Synchronizer Clock With EEPROM datasheet (Rev. B) PDF | HTML 14.02.2025
Third party document Intel® Stratix® 10 SX SoC Development Kit User Guide 12.04.2019
Technischer Artikel How to achieve network synchronization clocks with TI digital PLLs PDF | HTML 21.06.2018
Anwendungshinweis TI Network Synchronizer Clock Value Adds in Communications and Industrial Applic 12.04.2018
Benutzerhandbuch LMK05028 Registers 10.04.2018
Anwendungshinweis ITU-T G.8262 Compliance Test Results for the LMK05028 Digital PLL Network 10.04.2018

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

LMK05028EVM — LMK05028 Evaluierungsmodul für Netzwerk-Taktgenerator und -Synchronisator

Das LMK05028EVM ist ein Evaluierungsmodul für den Netzwerk-Taktgenerator und -Synchronisator LMK05028. Das EVM kann für die Evaluierung von Bausteinen, Konformitätstests und Systemprototypen verwendet werden.
Der LMK05028 integriert zwei digitale PLLs (DPLLs) mit programmierbarer Bandbreite für (...)

Benutzerhandbuch: PDF | HTML
Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Support-Software

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments Taktgeber und Synthesizer (TICS) Pro Software wird verwendet, um die Evaluierungsmodule (EVMs) für Produktnummern mit folgenden Präfixen zu programmieren: CDC, LMK und LMX. Zu diesen Produkten gehören phasengeregelte Schleifen und spannungsgesteuerte Oszillatoren (PLL+VCO), (...)

Unterstützte Produkte und Hardware
Simulationsmodell

LMK05028 IBIS Model

SNAM222.ZIP (213 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)

Unterstützte Produkte und Hardware
Designtool

PLLATINUMSIM-SW — PLL-Schleifenfilter, Phasenrauschen, Sperrzeit und Spur-Simulationstool

PLLATINUMSIM-SW ist ein Simulationstool, mit dem Benutzer detaillierte Designs und Simulationen unserer integrierten PLLatinum™-Schaltkreisen erstellen können, einschließlich der LMX-Serie von phasenverriegelten Schleifen (PLLs) und Synthesizern.

Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFN (RGC) 64 Ultra Librarian

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos