Startseite Taktgeber & Timing Taktpuffer
Startseite
Taktgeber & Timing
Taktpuffer

LMKDB1102

AKTIV

LP-HCSL-Taktpuffer mit zwei Ausgängen für PCIe Gen. 1 bis Gen. 7

Jetzt bestellen
Datenblatt

LMKDB1102

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Function Clock buffer, Differential Additive RMS jitter (typ) (fs) 19.2 Output frequency (max) (MHz) 400 Number of outputs 2 Output supply voltage (V) 1.8, 3.3 Core supply voltage (V) 1.8, 3.3 Output skew (ps) 50 Features 1:2 fanout, Individual output enable control, OE# control, SMBus control, Side-Band Interface Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Function Clock buffer, Differential Additive RMS jitter (typ) (fs) 19.2 Output frequency (max) (MHz) 400 Number of outputs 2 Output supply voltage (V) 1.8, 3.3 Core supply voltage (V) 1.8, 3.3 Output skew (ps) 50 Features 1:2 fanout, Individual output enable control, OE# control, SMBus control, Side-Band Interface Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
VQFN (REY) 20 9 mm² 3 x 3
  • LP-HCSL clock buffer and clock MUX that support:
    • PCIe Gen 1 to Gen 7
    • CC (Common Clock) and IR (Independent Reference) PCIe architectures
    • Input clock with or without SSC
  • Intel DB2000QL and DB1206 compliant:
    • All devices meet DB2000QL specifications
    • LMKDB1120 is pin-compatible to DB2000QL
    • LMKDB1112 is pin-compatible to DB1206
  • Extremely low additive jitter:
    • 31fs maximum 12kHz to 20MHz RMS additive jitter at 156.25MHz
    • 13fs maximum additive jitter for PCIe Gen 4
    • 5fs maximum additive jitter for PCIe Gen 5
    • 3fs maximum additive jitter for PCIe Gen 6
    • 2.1fs maximum additive jitter for PCIe Gen 7
  • Fail-safe input
  • Fail-safe outputs (LMKDB1120FS, LMKDB1108FS and LMKDB1104FS only)
  • Flexible power-up sequence
  • Automatic output disable
  • Individual output enable
  • SBI (Side Band Interface) for high-speed output enable or disable
  • LOS (Loss of Signal) input detection
  • 85Ω or 100Ω output impedance
  • 1.8V / 3.3V ± 10% power supply
  • –40°C to 105°C ambient temperature
  • LP-HCSL clock buffer and clock MUX that support:
    • PCIe Gen 1 to Gen 7
    • CC (Common Clock) and IR (Independent Reference) PCIe architectures
    • Input clock with or without SSC
  • Intel DB2000QL and DB1206 compliant:
    • All devices meet DB2000QL specifications
    • LMKDB1120 is pin-compatible to DB2000QL
    • LMKDB1112 is pin-compatible to DB1206
  • Extremely low additive jitter:
    • 31fs maximum 12kHz to 20MHz RMS additive jitter at 156.25MHz
    • 13fs maximum additive jitter for PCIe Gen 4
    • 5fs maximum additive jitter for PCIe Gen 5
    • 3fs maximum additive jitter for PCIe Gen 6
    • 2.1fs maximum additive jitter for PCIe Gen 7
  • Fail-safe input
  • Fail-safe outputs (LMKDB1120FS, LMKDB1108FS and LMKDB1104FS only)
  • Flexible power-up sequence
  • Automatic output disable
  • Individual output enable
  • SBI (Side Band Interface) for high-speed output enable or disable
  • LOS (Loss of Signal) input detection
  • 85Ω or 100Ω output impedance
  • 1.8V / 3.3V ± 10% power supply
  • –40°C to 105°C ambient temperature

The LMKDB devices are a family of extremely-low-jitter LP-HCSL buffers that support PCIe Gen 1 to Gen 7 and are DB2000QL compliant. The devices provide flexible power-up sequence, fail-safe inputs, fail-safe outputs, individual output active and inactive pins, loss of input signal (LOS) detection and automatic output disable features, as well as excellent power supply noise rejection performance.

Both 1.8V and 3.3V supply voltages are supported. For LMKDB1120, 1.8V power supply saves 250mW power compared to 3.3V.

The LMKDB devices are a family of extremely-low-jitter LP-HCSL buffers that support PCIe Gen 1 to Gen 7 and are DB2000QL compliant. The devices provide flexible power-up sequence, fail-safe inputs, fail-safe outputs, individual output active and inactive pins, loss of input signal (LOS) detection and automatic output disable features, as well as excellent power supply noise rejection performance.

Both 1.8V and 3.3V supply voltages are supported. For LMKDB1120, 1.8V power supply saves 250mW power compared to 3.3V.
filter Andere Taktpuffer suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 4
Typ Titel Datum
* Data sheet LMKDB11xx PCIe Gen 1 to Gen 7 Ultra Low Jitter LP-HCSL Clock Buffer Family datasheet (Rev. F) PDF | HTML 13 Nov 2025
Application brief Mitigating FLEXIO Use Case Risks as Clock Pins Using LMKDB11xxFS Fail-safe Output Clock Buffers PDF | HTML 26 Sep 2025
User guide RC19XXX, 9QXL2001X vs. LMKDB1XXX, CDCDB2000 Drop-In Replacement Guide. PDF | HTML 18 Jul 2024
Certificate LMKDB1102EVM EU Declaration of Conformity (DoC) 13 Jun 2024

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

LMKDB1102EVM — LMKDB1102 – Evaluierungsmodul

Das LMKDB1102-Evaluierungsmodul (EVM) ist für die schnelle Einrichtung zur Evaluierung des LMKDB1102 LP-HCSL-Puffers ausgelegt, der PCIe Gen 1 bis Gen 6 unterstützt. Die Leiterplatte (PCB) umfasst mehrere Jumper um den LMKDB1102 mit der gewünschten Benutzerprogrammierung und -Einrichtung zu (...)
Benutzerhandbuch: PDF | HTML
Nicht verfügbar auf TI.com
Simulationsmodell

LMKDB1XXX IBIS Model

SNAM297.ZIP (58 KB) - IBIS Model
Herunterladen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFN (REY) 20 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos