CDCLVP1208

Name: CDCLVP1208
Brand: TI
SKU: CDCLVP1208
Price: 4.626 USD

ACTIVO

Búfer 1:8 universal a LVPECL seleccionable de baja fluctuación y 2 entradas

Haga su pedido ahora

Hoja de datos

document-pdfAcrobat CDCLVP1208 Eight LVPECL Output, High-Performance Clock 2:8 Buffer datasheet (Rev. E) (Inglés) PDF | HTML

CDCLVP1208

ACTIVO

Hoja de datos

Haga su pedido ahora

Detalles del producto

Number of outputs

8

Additive RMS jitter (typ) (fs)

57

Core supply voltage (V)

2.5, 3.3

Output supply voltage (V)

2.5, 3.3

Output skew (ps)

20

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVPECL

Input type

LVCMOS, LVDS, LVPECL

Number of outputs

8

Additive RMS jitter (typ) (fs)

57

Core supply voltage (V)

2.5, 3.3

Output supply voltage (V)

2.5, 3.3

Output skew (ps)

20

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVPECL

Input type

LVCMOS, LVDS, LVPECL

VQFN (RHD)

28

25 mm² 5 x 5

2:8 Differential Buffer
Selectable Clock Inputs Through Control terminal
Universal Inputs Accept LVPECL, LVDS, and
LVCMOS/LVTTL
Eight LVPECL Outputs
Maximum Clock Frequency: 2 GHz
Maximum Core Current Consumption: 73 mA
Very Low Additive Jitter: <100 fs,rms in 10 kHz to
20 MHz Offset Range:
- 57 fs, rms (typical) at 122.88 MHz
- 48 fs, rms (typical) at 156.25 MHz
- 30 fs, rms (typical) at 312.5 MHz
2.375-V to 3.6-V Device Power Supply
Maximum Propagation Delay: 450 ps
Maximum Output Skew: 20 ps
LVPECL Reference Voltage, V_{AC_REF}, Available
for Capacitive-Coupled Inputs
Industrial Temperature Range: –40°C to 85°C
Supports 105°C PCB Temperature
(Measured with a Thermal Pad)
ESD Protection Exceeds 2 kV (HBM)
Available in 5-mm × 5-mm QFN-28 (RHD)
Package

2:8 Differential Buffer
Selectable Clock Inputs Through Control terminal
Universal Inputs Accept LVPECL, LVDS, and
LVCMOS/LVTTL
Eight LVPECL Outputs
Maximum Clock Frequency: 2 GHz
Maximum Core Current Consumption: 73 mA
Very Low Additive Jitter: <100 fs,rms in 10 kHz to
20 MHz Offset Range:
- 57 fs, rms (typical) at 122.88 MHz
- 48 fs, rms (typical) at 156.25 MHz
- 30 fs, rms (typical) at 312.5 MHz
2.375-V to 3.6-V Device Power Supply
Maximum Propagation Delay: 450 ps
Maximum Output Skew: 20 ps
LVPECL Reference Voltage, V_{AC_REF}, Available
for Capacitive-Coupled Inputs
Industrial Temperature Range: –40°C to 85°C
Supports 105°C PCB Temperature
(Measured with a Thermal Pad)
ESD Protection Exceeds 2 kV (HBM)
Available in 5-mm × 5-mm QFN-28 (RHD)
Package

The CDCLVP1208 is a highly versatile, low additive jitter buffer that can generate eight copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1208 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 20 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1208 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to eight pairs of differential LVPECL clock outputs (OUT0, OUT7) with minimum skew for clock distribution. The CDCLVP1208 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1208 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (V_{AC_REF}) should be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1208 is packaged in a small 28-pin, 5-mm × 5-mm QFN package and is characterized for operation from –40°C to 85°C.

The CDCLVP1208 is a highly versatile, low additive jitter buffer that can generate eight copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1208 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 20 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1208 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to eight pairs of differential LVPECL clock outputs (OUT0, OUT7) with minimum skew for clock distribution. The CDCLVP1208 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1208 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (V_{AC_REF}) should be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1208 is packaged in a small 28-pin, 5-mm × 5-mm QFN package and is characterized for operation from –40°C to 85°C.

filter

Buscar otro/a Búferes de reloj

Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new

Comparar alternativas

Funcionalidad similar a la del dispositivo comparado

LMK00308

ACTIVO

Conversor de nivel/búfer de reloj diferencial de 3.1 GHz con 8 salidas configurables Ultra low additive jitter,1:8 Universal Differential Buffer that can support LVPECL

Documentación técnica

star

=Principal documentación para este producto seleccionada por TI

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.

Ver todo 2

Documentación principal	Tipo	Título	Opciones de formato	Fecha
*	Data sheet	CDCLVP1208 Eight LVPECL Output, High-Performance Clock 2:8 Buffer datasheet (Rev. E)	PDF \| HTML	23 nov 2015
	User guide	CDCLVP1208 User's Guide		21 oct 2009

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

CDCLVP1208EVM — Módulo de evaluación CDCLVP1208

The CDCLVP1208 is a high-performance, low additive phase noise clock buffer. It has two universal input buffers that support either single-ended or differential clock inputs, selectable through a control pin. The device also features on-chip bias generators that can provide the LVPECL (...)

Guía del usuario: PDF

No disponible en TI.com

Modelo de simulación

CDCLVPxxxx IBIS Model (Rev. B)

SLLM056B.ZIP (40 KB) - IBIS Model

Descargar

Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)

Diseñar ahora

Herramienta de diseño

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Productos y hardware compatibles

Opciones de descarga

Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)

Solicitar

Encapsulado	Pines	Símbolos CAD, huellas y modelos 3D
VQFN (RHD)	28	Ultra Librarian

Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

CDCLVP1208

Búfer 1:8 universal a LVPECL seleccionable de baja fluctuación y 2 entradas

CDCLVP1208

Detalles del producto

Productos similares que pueden interesarle

Funcionalidad similar a la del dispositivo comparado

Documentación técnica

Diseño y desarrollo

CDCLVP1208EVM — Módulo de evaluación CDCLVP1208

CDCLVPxxxx IBIS Model (Rev. B)

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

Productos y hardware compatibles

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

Pedidos y calidad

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Serie de videos

Videos

Opciones de descarga

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

Búferes de reloj

Generadores de señal de reloj

Limpiadores de fluctuación de reloj

Osciladores

PLL y sintetizadores de RF

Desarrollo de hardware

Documentación

Información de la versión

Novedades