CDCLVP1216

Name: CDCLVP1216
Brand: TI
SKU: CDCLVP1216
Price: 9.792 USD

ACTIVO

Búfer 1:16 universal a LVPECL seleccionable de baja fluctuación y 2 entradas

Haga su pedido ahora

Hoja de datos

document-pdfAcrobat CDCLVP1216 16-LVPECL Output, High-Performance Clock Buffer datasheet (Rev. F) (Inglés) PDF | HTML

CDCLVP1216

ACTIVO

Hoja de datos

Haga su pedido ahora

Detalles del producto

Number of outputs

16

Additive RMS jitter (typ) (fs)

57

Core supply voltage (V)

2.5, 3.3

Output supply voltage (V)

2.5, 3.3

Output skew (ps)

30

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVPECL

Input type

LVCMOS, LVDS, LVPECL

Number of outputs

16

Additive RMS jitter (typ) (fs)

57

Core supply voltage (V)

2.5, 3.3

Output supply voltage (V)

2.5, 3.3

Output skew (ps)

30

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVPECL

Input type

LVCMOS, LVDS, LVPECL

VQFN (RGZ)

48

49 mm² 7 x 7

2:16 Differential Buffer
Selectable Clock Inputs Through Control Pin
Universal Inputs Accept LVPECL, LVDS, and LVCMOS/
LVTTL
16 LVPECL Outputs
Maximum Clock Frequency: 2 GHz
Maximum Core Current Consumption: 110 mA
Very Low Additive Jitter: <100 fs, RMS in 10-kHz to
20-MHz Offset Range:
- 57 fs, RMS (Typical) at 122.88 MHz
- 48 fs, RMS (Typical) at 156.25 MHz
- 30 fs, RMS (Typical) at 312.5 MHz
2.375-V to 3.6-V Device Power Supply
Maximum Propagation Delay: 550 ps
Maximum Output Skew: 30 ps
LVPECL Reference Voltage, V_{AC_REF}, Available
for Capacitive-Coupled Inputs
Industrial Temperature Range: –40°C to +85°C
Supports 105°C PCB Temperature (Measured with a
Thermal Pad)
ESD Protection Exceeds 2000 V (HBM)
Available in 7-mm × 7-mm VQFN-48 (RGZ) Package

2:16 Differential Buffer
Selectable Clock Inputs Through Control Pin
Universal Inputs Accept LVPECL, LVDS, and LVCMOS/
LVTTL
16 LVPECL Outputs
Maximum Clock Frequency: 2 GHz
Maximum Core Current Consumption: 110 mA
Very Low Additive Jitter: <100 fs, RMS in 10-kHz to
20-MHz Offset Range:
- 57 fs, RMS (Typical) at 122.88 MHz
- 48 fs, RMS (Typical) at 156.25 MHz
- 30 fs, RMS (Typical) at 312.5 MHz
2.375-V to 3.6-V Device Power Supply
Maximum Propagation Delay: 550 ps
Maximum Output Skew: 30 ps
LVPECL Reference Voltage, V_{AC_REF}, Available
for Capacitive-Coupled Inputs
Industrial Temperature Range: –40°C to +85°C
Supports 105°C PCB Temperature (Measured with a
Thermal Pad)
ESD Protection Exceeds 2000 V (HBM)
Available in 7-mm × 7-mm VQFN-48 (RGZ) Package

The CDCLVP1216 is a highly versatile, low additive jitter buffer that can generate 16 copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1216 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control pin. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 30 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1216 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to 16 pairs of differential LVPECL clock outputs (OUT0, OUT15) with minimum skew for clock distribution. The CDCLVP1216 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1216 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (V_{AC_REF}) should be applied to the unused negative input pin. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1216 is packaged in a small 48-pin, 7-mm × 7-mm VQFN package and is characterized for operation from –40°C to +85°C.

The CDCLVP1216 is a highly versatile, low additive jitter buffer that can generate 16 copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1216 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control pin. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 30 ps, making the device a perfect choice for use in demanding applications.

The CDCLVP1216 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to 16 pairs of differential LVPECL clock outputs (OUT0, OUT15) with minimum skew for clock distribution. The CDCLVP1216 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.

The CDCLVP1216 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (V_{AC_REF}) should be applied to the unused negative input pin. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.

The CDCLVP1216 is packaged in a small 48-pin, 7-mm × 7-mm VQFN package and is characterized for operation from –40°C to +85°C.

filter

Buscar otro/a Búferes de reloj

Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new

Comparar alternativas

Funcionalidad similar a la del dispositivo comparado

LMK00301

ACTIVO

Conversor de nivel/búfer de salida del ventilador diferencial de 3 GHz con 10 salidas Ultra low additive jitter,1:10 universal differential buffer that can support LVPECL

LMK1D1216

ACTIVO

Búfer de 1.8 V, 2.5 V y 3.3 V con salida LVDS de 16 canales Same pinout with wider supported voltage range and LVPECL vs LVDS

Documentación técnica

star

=Principal documentación para este producto seleccionada por TI

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.

Ver todo 1

Documentación principal	Tipo	Título	Opciones de formato	Fecha
*	Data sheet	CDCLVP1216 16-LVPECL Output, High-Performance Clock Buffer datasheet (Rev. F)	PDF \| HTML	07 dic 2015

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

CDCLVP1216EVM — Módulo de evaluación CDCLVP1216

CDCLVP1216EVM is the evaluation module for CDCLVP1216. The CDCLVP1216 is a highly versatile, low additive jitter buffer that can generate 16 copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs. It has a maximum clock frequency up to 2 GHz. The overall additive (...)

Guía del usuario: PDF

No disponible en TI.com

Modelo de simulación

CDCLVPxxxx IBIS Model (Rev. B)

SLLM056B.ZIP (40 KB) - IBIS Model

Descargar

Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)

Diseñar ahora

Herramienta de diseño

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Productos y hardware compatibles

Opciones de descarga

Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)

Solicitar

Encapsulado	Pines	Símbolos CAD, huellas y modelos 3D
VQFN (RGZ)	48	Ultra Librarian

Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

CDCLVP1216

Búfer 1:16 universal a LVPECL seleccionable de baja fluctuación y 2 entradas

CDCLVP1216

Detalles del producto

Productos similares que pueden interesarle

Funcionalidad similar a la del dispositivo comparado

Documentación técnica

Diseño y desarrollo

CDCLVP1216EVM — Módulo de evaluación CDCLVP1216

CDCLVPxxxx IBIS Model (Rev. B)

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

Productos y hardware compatibles

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

Pedidos y calidad

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Serie de videos

Videos

Opciones de descarga

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

Búferes de reloj

Generadores de señal de reloj

Limpiadores de fluctuación de reloj

Osciladores

PLL y sintetizadores de RF

Desarrollo de hardware

Documentación

Información de la versión

Novedades