Inicio Interfaz Circuitos integrados LVDS, M-LVDS y PECL
Inicio
Interfaz
Circuitos integrados LVDS, M-LVDS y PECL

SN65EPT23

ACTIVO

Receptor diferencial ecl de 3.3 V

Haga su pedido ahora
Hoja de datos

SN65EPT23

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Function Receiver, Translator Protocols LVDS, LVPECL Number of transmitters 0 Number of receivers 2 Signaling rate (Mbps) 600 Input signal LVDS, LVPECL Output signal CMOS, LVTTL Rating Catalog Operating temperature range (°C) -40 to 85
Function Receiver, Translator Protocols LVDS, LVPECL Number of transmitters 0 Number of receivers 2 Signaling rate (Mbps) 600 Input signal LVDS, LVPECL Output signal CMOS, LVTTL Rating Catalog Operating temperature range (°C) -40 to 85
VSSOP (DGK) 8 14.7 mm² (3 mm × 4.9 mm) SOIC (D) 8 29.4 mm² (4.9 mm × 6 mm)
  • Dual 3.3 V Differential LVPECL/LVDS to
    LVTTL/LVCMOS Buffer Translator
  • 24 mA LVTTL Ouputs
  • Operating Range
    • VCC = 3.0 V to 3.6 V
    • GND = 0 V
  • Support for Clock Frequencies > 300 MHz
  • 2.0 ns Typical Propagation Delay
  • Built-in Temperature Compensation
  • Drop in Compatible to MC100EPT23
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data
  • Dual 3.3 V Differential LVPECL/LVDS to
    LVTTL/LVCMOS Buffer Translator
  • 24 mA LVTTL Ouputs
  • Operating Range
    • VCC = 3.0 V to 3.6 V
    • GND = 0 V
  • Support for Clock Frequencies > 300 MHz
  • 2.0 ns Typical Propagation Delay
  • Built-in Temperature Compensation
  • Drop in Compatible to MC100EPT23
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data

The SN65EPT23 is a low power dual LVPECL/LVDS to LVTTL/LVCMOS translator device. The device includes circuitry to maintain inputs at Vcc/2 when left open. The SN65EPT23 is housed in an industry standard SOIC-8 package and is also available in TSSOP-8 option.

The SN65EPT23 is a low power dual LVPECL/LVDS to LVTTL/LVCMOS translator device. The device includes circuitry to maintain inputs at Vcc/2 when left open. The SN65EPT23 is housed in an industry standard SOIC-8 package and is also available in TSSOP-8 option.
filter Buscar otro/a Circuitos integrados LVDS, M-LVDS y PECL
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Funcionalidad similar a la del dispositivo comparado
SN65EPT22 ACTIVO LVTTL/LVCMOS dual de 3.3 V a búfer LVPECL diferencial Driver variant

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 2
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos 3.3-V ECL Differential Receiver datasheet (Rev. A) 27/01/2011
Nota sobre la aplicación AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C) 17/10/2007

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Modelo de simulación

SN65EPT23 IBIS Model

SLLM146.ZIP (16 KB) - Modelo IBIS
Productos y hardware compatibles
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VSSOP (DGK) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos