ドライバまたはライブラリ
AFE5932-DESIGN — AFE5932 design resources
The full data sheet and other design resources for this device are available here
AFE5932
- AFE5932 supports:
- 32-channels attenuator, PGA+LPF, 12-bit ADC, digital features with a decimation block
- Input Attenuator (ATTEN) with DTGC
- 24dB to 0dB attenuation range with 0.125dB step. Using in-built DTGC engine attenuation can be changed in real time.
- Post-gain Amplifier (PGA) and low-pass filter LPF
- Programmable gain of 12, 15 & 18 dB
- Maximum output swing support 1.6 Vpp
- LPF supported corners: First order filter with corner 10, 15 & 20 MHz
- Analog to digital convertor
- Maximum input swing support: 1.6 Vpp
- Resolution: 12bit
- Maximum ADC clock frequency (fADC_CLK): 50MHz
- Full scale SNR: 62 dBFS
- Decimation: Optional decimation block after ADC to decimate data by 2 or 4.
- Compression block to combine data in fewer LVDS lanes as per the decimation factor
- Total Power: 17 mW/ch at ADC Clock of 50MHz
- Low speed CMOS serial programming interface to program front end and ADC upto 40MHz speed
- Supply: 1.8V and 1.15V
- Small package: FC-BGA-100 (10mm × 10mm) with 0.8mm pitch
The AFE5932 is a highly integrated, low power receiver device designed for portable ultrasound imaging systems. The device boasts a total of 32 receiver channels, each featuring an attenuator, PGA and low-pass filter, and ADC.
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | AFE5932, 32-Channel Ultrasound AFE With 17-mW/Channel Power, 2-nV/√Hz Noise, 12-Bit, 50-MSPS Output データシート | PDF | HTML | 2026年 3月 13日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
AFE5932EVM — AFE5932 評価基板
AFE5932EVM は、さまざまなデバイス モード下で AFE5932 デバイスを評価する目的で使用できます。この評価基板 (EVM) は 2 個の AFE5932 デバイスと 2 個の TX73L64 デバイスを搭載しており、2:1 マルチプレクサ構成で 128 チャネルの送信と 64 チャネルの受信を実現できます。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| — (—) | — |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブ拠点
- アセンブリ拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。