ホーム ロジックと電圧変換 フリップ・フロップ、ラッチ、レジスタ カウンタ
ホーム
ロジックと電圧変換
フリップ・フロップ、ラッチ、レジスタ
カウンタ

CD4017B

アクティブ

10 デコード出力、CMOS 10 進カウンタ

ご注文はこちら
データシート

CD4017B

アクティブ
データシート ご注文はこちら

製品詳細

Function Counter Bits (#) 4 Technology Family CD4000 Supply voltage (Min) (V) 3 Supply voltage (Max) (V) 18 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Standard speed (tpd > 50ns), Positive input clamp diode
Function Counter Bits (#) 4 Technology Family CD4000 Supply voltage (Min) (V) 3 Supply voltage (Max) (V) 18 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Standard speed (tpd > 50ns), Positive input clamp diode
PDIP (N) 16 181 mm² 19.3 x 9.4 SOIC (D) 16 59 mm² 9.9 x 6 SOP (NS) 16 80 mm² 10.2 x 7.8 TSSOP (PW) 16 22 mm² 4.4 x 5
  • Fully static operation
  • Medium speed operation…10 MHz (typ.) at VDD = 10 V
  • Standardized, symmetrical output characteristics
  • 100% tested for quiescent current at 20 V
  • 5-V, 10-V, and 15-V parametric ratings
  • Meets all requirements of JEDEC Tentative Standard No. 13B, "Standard Specifications for Description of ’B’ Series CMOS Devices"
  • Applications:
    • Decade counter/decimal decode display (CD4017B)
    • Binary counter/decoder
    • Frequency division
    • Counter control/timers
    • Divde-by-N counting
    • For further application information, see ICAN-6166 "COS/MOS MSI Counter and Register Design and Applications"
  • Fully static operation
  • Medium speed operation…10 MHz (typ.) at VDD = 10 V
  • Standardized, symmetrical output characteristics
  • 100% tested for quiescent current at 20 V
  • 5-V, 10-V, and 15-V parametric ratings
  • Meets all requirements of JEDEC Tentative Standard No. 13B, "Standard Specifications for Description of ’B’ Series CMOS Devices"
  • Applications:
    • Decade counter/decimal decode display (CD4017B)
    • Binary counter/decoder
    • Frequency division
    • Counter control/timers
    • Divde-by-N counting
    • For further application information, see ICAN-6166 "COS/MOS MSI Counter and Register Design and Applications"

CD4017B and CD4022B are 5-stage and 4-stage Johnson counters having 10 and 8 decoded outputs, respectively. Inputs include a CLOCK, a RESET, and a CLOCK INHIBIT signal. Schmitt trigger action in the CLOCK input circuit provides pulse shaping that allows unlimited clock input pulse rise and fall times.

These counters are advanced one count at the positive clock signal transition if the CLOCK INHIBIT signal is low. Counter advancement via the clock line is inhibited when the CLOCK INHIBIT siganl is high. A high RESET signal clears the counter to its zero count. Use of the Johnson counter configuration permits high-speed operation, 2-input decode-gating and spike-free decoded outputs. Anti-lock gating is provided, thus assuring proper counting sequence. The decoded output are normally low and go high only at their respective decoded time slot. Each decoded output remains high for one full clock cycle. A CARRY-OUT signal completes on cycle every 10 clock input cycles in the CD4017B or every 8 clock input cycles in the CD4022B and is used to ripple-clock the succeeding device in a multi-device counting chain.

The CD4017B and CD4022B types are supplied in 16-lead hermetic dual-in-line ceramic packages (F3A suffix), 16-lead dual-in-line plastic package (E suffix), 16-lead small-outline packages (NSR suffix), and 16-lead thin shrink small-outline packages (PW and PWR suffixes). The CD4017B types also are supplied in 16-lead small-outline packages (M and M96 suffixes).

CD4017B and CD4022B are 5-stage and 4-stage Johnson counters having 10 and 8 decoded outputs, respectively. Inputs include a CLOCK, a RESET, and a CLOCK INHIBIT signal. Schmitt trigger action in the CLOCK input circuit provides pulse shaping that allows unlimited clock input pulse rise and fall times.

These counters are advanced one count at the positive clock signal transition if the CLOCK INHIBIT signal is low. Counter advancement via the clock line is inhibited when the CLOCK INHIBIT siganl is high. A high RESET signal clears the counter to its zero count. Use of the Johnson counter configuration permits high-speed operation, 2-input decode-gating and spike-free decoded outputs. Anti-lock gating is provided, thus assuring proper counting sequence. The decoded output are normally low and go high only at their respective decoded time slot. Each decoded output remains high for one full clock cycle. A CARRY-OUT signal completes on cycle every 10 clock input cycles in the CD4017B or every 8 clock input cycles in the CD4022B and is used to ripple-clock the succeeding device in a multi-device counting chain.

The CD4017B and CD4022B types are supplied in 16-lead hermetic dual-in-line ceramic packages (F3A suffix), 16-lead dual-in-line plastic package (E suffix), 16-lead small-outline packages (NSR suffix), and 16-lead thin shrink small-outline packages (PW and PWR suffixes). The CD4017B types also are supplied in 16-lead small-outline packages (M and M96 suffixes).
open-in-new その他の カウンタ を検索
ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
9 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CD4017B, CD4022B TYPES データシート (Rev. C) 2004年 2月 17日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
その他の技術資料 Logic Cross-Reference (Rev. A) 2003年 10月 7日
アプリケーション・ノート Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics 2001年 12月 3日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの PW、DB、D、DW、NS、DYY、DGV パッケージをサポートする汎用ロジックの評価基板 (EVM)

この評価基板 (EVM) は、ピン数が 14 ～ 24 の D、DW、DB、NS、PW、DYY、DGV の各パッケージをサポートする設計を採用しています。

document-pdfAcrobat ユーザー・ガイド
TI.com で取り扱いなし
リファレンス・デザイン

PMP11112 — 6V ～ 16V 入力、4 相同期整流昇圧コンバータ・オーティオ・アンプ（25V@24A）のリファレンス・デザイン

This 600W four phase synchronous boost  supplies 25V @ 24A from a 6V - 16V input. Four phase operation allows fewer input and output capacitors and better thermal balancing with surface mount components.
document-pdfAcrobat 回路図
リファレンス・デザイン

PMP7969 — 600W 同期整流多相昇圧コンバータ、オートモーティブ・パワー・アンプ用

PMP7969 は、外部クロックに対して同期可能な、非常に効率の高い四相昇圧コントローラです。位相減少機能により、軽負荷時の効率が非常に優れています。また、同期整流器によって効率が改善されます。単相に比べて多相の場合に高い実効周波数を実現し、±10% のカレント・シェア精度を達成しています。Vin > Vout の場合はバイパス・モードが使用可能です。
document-pdfAcrobat 回路図
リファレンス・デザイン

TIDA-00223 — オートモーティブ・オーディオ I2S、同軸使用クラス D アンプ・リファレンス・デザイン

This reference design is an I²S/TDM-based, low-cost, easy-to-use alternative to fiber optics/analog copper wire for connecting an automotive (sound) control panel to an output stage/power amplifier. Supporting I²S as well as TDM, it is capable of transmitting digital audio signal to 16 (...)
document-pdfAcrobat 回路図
リファレンス・デザイン

PMP7967 — 135W オートモーティブ多相昇圧コンバータ

PMP7967 は、6V ～ 42V の DC 入力を 1.5A で 90V の出力に変換します。この設計では、4 つのインターリーブ LM5122 昇圧コントローラを使用しており、それぞれに 100kHz のコントローラ・スイッチングがあります。その結果、四相昇圧コンバータのリップル周波数は 400kHz になります。周波数は、外部信号と同期させることもできます。4 つの 330μF アルミニウム電解コンデンサを出力に使用して、燃料噴射装置のソレノイドでの急激な負荷電流の要求をサポートします。
document-pdfAcrobat 回路図
リファレンス・デザイン

PMP7966 — 130W オートモーティブ多相昇圧コンバータ

PMP7966 は、入力電圧 6V ～ 42V に対する定格出力が、2.5A で 52V の四相昇圧コンバータです。この設計では、各相 100kHz のスイッチング周波数で LM5122 昇圧コントローラを使用して、400kHz の入出力リップルを実現します。680μF のアルミニウム電解コンデンサを各相の出力に使用して、ホールドアップを実現し、大きな過渡電流をサポートします。
document-pdfAcrobat 回路図
パッケージ ピン数 ダウンロード
PDIP (N) 16 オプションの表示
SO (NS) 16 オプションの表示
SOIC (D) 16 オプションの表示
TSSOP (PW) 16 オプションの表示

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ