製品詳細

この情報を表示することができません。次の製品をご覧ください。   データシート .
  • IEEE 802.3 Compliant, PCI V2.2 Media Access
    Controller (MAC) and Bus Interface Unit (BIU)
    Supports Traditional Data Rates of 10 Mb/s
    Ethernet and 100 Mb/s Fast Ethernet (Through
    Internal PHY)
  • Bus Master – Burst Sizes of up to 128 Dwords
    (512 Bytes)
  • BIU Compliant With PC 97 and PC 98 Hardware
    Design Guides, PC 99 Hardware Design Guide
    Draft, ACPI v1.0, PCI Power Management
    Specification v1.1, OnNow Device Class Power
    Management Reference Specification – Network
    Device Class v1.0a
  • Wake on LAN (WoL) Support Compliant With
    PC98, PC99, SecureOn, and OnNow, Including
    Directed Packets, Magic Packet™ VLAN Packets,
    ARP Packets, Pattern Match Packets, and PHY
    Status Change
  • Clkrun Function for PCI Mobile Design Guide
  • Virtual LAN (VLAN) and Long Frame Support
  • Support for IEEE 802.3× Full-Duplex Flow Control
  • Extremely Flexible Rx Packet Filtration Including:
    Single Address Perfect Filter With MSb Masking,
    Broadcast, 512 Entry Multicast and Unicast Hash
    Table, Deep Packet Pattern Matching for up to
    Four Unique Patterns
  • Statistics Gathered for Support of RFC 1213
    (MIB II), RFC 1398 (Ether-Like MIB), IEEE 802.3
    LME, Reducing CPU Overhead for Management
  • Internal 2KB Transmit and 2KB Receive Data
    FIFOs
  • Serial EEPROM Port With Auto-Load of
    Configuration Data From EEPROM at Power On
  • Flash or PROM Interface for Remote Boot Support
  • Fully Integrated IEEE 802.3 3.3-V CMOS Physical
    Layer
  • IEEE 802.3 10BASE-T Transceiver With Integrated
    Filters IEEE 802.3u 100BASE-TX Transceiver
  • Fully integrated ANSI X3.263 Compliant TP-PMD
    Physical Sublayer With Adaptive Equalization and
    Baseline Wander Compensation
  • IEEE 802.3u Auto-Negotiation – Advertised
    Features Configurable Through EEPROM
  • Full-Duplex Support for 10- and 100-Mb/s Data
    Rates
  • Single 25-MHz Reference Clock
  • 144-pin LQFP Package
  • Low-Power 3.3-V CMOS Design With Typical
    Consumption of 383 mW Operating, 297 mW
    During WoL, and 53 mW During Sleep Mode
  • IEEE 802.3u MII for Connecting Alternative
    External Physical Layer Devices
  • 3.3-V Signaling With 5-V Tolerant I/O
  • IEEE 802.3 Compliant, PCI V2.2 Media Access
    Controller (MAC) and Bus Interface Unit (BIU)
    Supports Traditional Data Rates of 10 Mb/s
    Ethernet and 100 Mb/s Fast Ethernet (Through
    Internal PHY)
  • Bus Master – Burst Sizes of up to 128 Dwords
    (512 Bytes)
  • BIU Compliant With PC 97 and PC 98 Hardware
    Design Guides, PC 99 Hardware Design Guide
    Draft, ACPI v1.0, PCI Power Management
    Specification v1.1, OnNow Device Class Power
    Management Reference Specification – Network
    Device Class v1.0a
  • Wake on LAN (WoL) Support Compliant With
    PC98, PC99, SecureOn, and OnNow, Including
    Directed Packets, Magic Packet™ VLAN Packets,
    ARP Packets, Pattern Match Packets, and PHY
    Status Change
  • Clkrun Function for PCI Mobile Design Guide
  • Virtual LAN (VLAN) and Long Frame Support
  • Support for IEEE 802.3× Full-Duplex Flow Control
  • Extremely Flexible Rx Packet Filtration Including:
    Single Address Perfect Filter With MSb Masking,
    Broadcast, 512 Entry Multicast and Unicast Hash
    Table, Deep Packet Pattern Matching for up to
    Four Unique Patterns
  • Statistics Gathered for Support of RFC 1213
    (MIB II), RFC 1398 (Ether-Like MIB), IEEE 802.3
    LME, Reducing CPU Overhead for Management
  • Internal 2KB Transmit and 2KB Receive Data
    FIFOs
  • Serial EEPROM Port With Auto-Load of
    Configuration Data From EEPROM at Power On
  • Flash or PROM Interface for Remote Boot Support
  • Fully Integrated IEEE 802.3 3.3-V CMOS Physical
    Layer
  • IEEE 802.3 10BASE-T Transceiver With Integrated
    Filters IEEE 802.3u 100BASE-TX Transceiver
  • Fully integrated ANSI X3.263 Compliant TP-PMD
    Physical Sublayer With Adaptive Equalization and
    Baseline Wander Compensation
  • IEEE 802.3u Auto-Negotiation – Advertised
    Features Configurable Through EEPROM
  • Full-Duplex Support for 10- and 100-Mb/s Data
    Rates
  • Single 25-MHz Reference Clock
  • 144-pin LQFP Package
  • Low-Power 3.3-V CMOS Design With Typical
    Consumption of 383 mW Operating, 297 mW
    During WoL, and 53 mW During Sleep Mode
  • IEEE 802.3u MII for Connecting Alternative
    External Physical Layer Devices
  • 3.3-V Signaling With 5-V Tolerant I/O

The DP83816 device is a single-chip 10/100 Mb/s ethernet controller for the PCI bus. It is targeted at low-cost, high-volume PC motherboards, adapter cards, and embedded systems. The DP83816 device fully implements the V2.2 33-MHz PCI bus interface for host communications with power management support. Packet descriptors and data are transferred via bus-mastering, reducing the burden on the host CPU. The DP83816 device can support full-duplex 10/100 Mb/s transmission and reception with minimum interframe gap.

The DP83816 device is a single-chip 10/100 Mb/s ethernet controller for the PCI bus. It is targeted at low-cost, high-volume PC motherboards, adapter cards, and embedded systems. The DP83816 device fully implements the V2.2 33-MHz PCI bus interface for host communications with power management support. Packet descriptors and data are transferred via bus-mastering, reducing the burden on the host CPU. The DP83816 device can support full-duplex 10/100 Mb/s transmission and reception with minimum interframe gap.

ダウンロード

技術資料

star = TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
5 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート Integrated PCI Ethernet Media Access Contrlr & Phy Layer (MacPhyter-II) データシート (Rev. E) 2015年 12月 31日
ユーザー・ガイド DP83816-MAAP User Guide 2012年 2月 23日
アプリケーション・ノート AN-1351 MAC Address Programming for DP83816 MacPHYTER-II and DP83815 MacPHYTER 2005年 1月 5日
アプリケーション・ノート AN-1287 DP83815 MacPHYTER and DP83816 MacPHYTER-II High Data Rate Stress Testing 2004年 5月 1日
アプリケーション・ノート AN-1323 Updating DP83815 MacPHYTER Hardware Designs to DP83816 MacPHYTER-II 2004年 5月 1日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ドライバまたはライブラリ

DP83815-6MACPHYTER-SW — DP83816 "MacPHYTER II" ソフトウェア・ドライバおよびユーティリティ

Ethernet drivers for the DP83816 and DP83815 MAC+PHY devices
ドライバまたはライブラリ

ETHERNET-SW — イーサネット PHY の Linux ドライバとツール

The Linux drivers for Texas Instruments' Ethernet physical layer (PHY) transceivers support communication through the serial management interface (MDC/MDIO) to configure and read PHY registers.

The USB-2-MDIO software lets you directly access the registers during debug and (...)

ドライバまたはライブラリ

DP83816 'MacPHYTER II' Software Drivers & Utilities

SLLC425.ZIP (1285 KB)
ドライバまたはライブラリ

DP83816-MAAP Unix/Linux Driver

SNLC026.ZIP (100 KB)
シミュレーション・モデル

DP83816 IBIS Model DP83816 IBIS Model

シミュレーション・ツール

PSPICE-FOR-TI TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

CAD/CAE シンボル

DP83816 Orcad Sysmbols DP83816 Orcad Sysmbols

パッケージ ピン数 ダウンロード
LQFP (PGE) 144 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ