データシート
DS25CP104A
- DC - 3.125 Gbps Low Jitter, Low Skew, Low Power Operation
- Pin and SMBus Configurable, Fully Differential, Non-Blocking Architecture
- Pin (Two Levels) and SMBus (Four Levels) Selectable Pre-Emphasis and Equalization Eliminate ISI Jitter
- Wide Input Common Mode Range Enables Easy Interface to CML and LVPECL Drivers
- LOS Circuitry Detects Open Inputs Fault Condition
- On-Chip 100Ω Input and Output Termination Minimizes Insertion and Return Losses, Reduces Component Count, Minimizes Board Space The DS25CP114 Eliminates the On-Chip Input Termination for Added Design Flexibility.
- 8 kV ESD on LVDS I/O Pins Protects Adjoining Components
- Small 6 mm x 6 mm WQFN-40 Space Saving Package
All trademarks are the property of their respective owners.
この製品に対する詳細情報はありません。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
7 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | DS25CP104A/CP114 3.125 Gbps 4x4 LVDS Xpoint Sw w/Xmit Pre-Emp & Receive Equal データシート (Rev. C) | 2013/03/04 | |||
| セレクション・ガイド | Broadcast and Professional Video Interface Solutions (Rev. E) | PDF | HTML | 2017/04/05 | |||
| アプリケーション・ノート | LVDS Repeaters and Crosspoints Extend the Reach of FPD-Link II Interfaces (Rev. A) | 2013/04/29 | ||||
| アプリケーション・ノート | AN-1957 LVDS Signal Conditioners Reduce Data-Dependent Jitter (Rev. A) | 2013/04/26 | ||||
| アプリケーション・ノート | Triple Rate SDI IP FPGA Resource Utilization on SDXILEVK/AES-EXP-SDI-G Ref Dsgn (Rev. A) | 2013/04/26 | ||||
| アプリケーション・ノート | DS25CP104 in 3G SDI Router Application | 2008/08/20 | ||||
| アプリケーション・ノート | 非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ･ソリューション | 英語版 | 2008/03/18 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RTA) | 40 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。