DS32EL0421
- 5-bit DDR LVDS Parallel Data Interface
- Programmable Transmit De-emphasis
- Configurable Output Levels (VOD)
- Selectable DC-balanced Encoder
- Selectable Data Scrambler
- Remote Sense for Automatic Detection and Negotiation of Link Status
- On Chip LC VCOs
- Redundant Serial Output (ELX device only)
- Data Valid Signaling to Assist with Synchronization of Multiple Receivers
- Supports AC- and DC-coupled Signaling
- Integrated CML and LVDS Terminations
- Configurable PLL Loop Bandwidth
- Programmable Output Termination (50Ω or 75Ω).
- Built-in Test Pattern Generator
- Loss of Lock and Error Reporting
- Configurable via SMBus
- 48-pin WQFN Package with Exposed DAP
Key Specifications
- 1.25 to 3.125 Gbps Serial Data Rate
- 125 to 312.5 MHz DDR Parallel Clock
- -40° to +85°C Temperature Range
- >8 kV ESD (HBM) Protection
- Low Intrinsic Jitter — 35ps at 3.125 Gbps
All trademarks are the property of their respective owners.
The DS32EL0421/DS32ELX0421 is a 125 MHz to 312.5 MHz (DDR) serializer for high-speed serial transmission over FR-4 printed circuit board backplanes, balanced cables, and optical fiber. This easy-to-use chipset integrates advanced signal and clock conditioning functions, with an FPGA friendly interface.
The DS32EL0421/DS32ELX0421 serializes up to 5 parallel input LVDS channels to create a maximum data payload of 3.125 Gbps. If the integrated DC-balance encoding is enabled, the maximum data payload achievable is 2.5 Gbps.
The DS32EL0421/DS32ELX0421 serializers feature remote sense capability to automatically detect and negotiate link status with its companion DS32EL0124/DS32ELX0124 deserializers without requiring an additional feedback path.
The parallel LVDS interface reduces FPGA I/O pins, board trace count and alleviates EMI issues, when compared to traditional single-ended wide bus interfaces.
The DS32EL0421/DS32ELX0421 is programmable through a SMBus interface as well as through control pins.
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | DS32EL0421/ELX0421 125 - 312.5 MHz FPGA-Link Serializer w/ DDR LVDS Parallel I/F データシート (Rev. F) | 2013年 4月 15日 | |||
| アプリケーション・ノート | Expanding the Payload w/FPGA-Link DS32ELX0421 and DS32ELX0124 SER/DES (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | LVDS Timing DS32ELX0421 and DS32ELX0124 Serializers and Deserializers (Rev. A) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | LVDS Timing DS32ELX0421 and DS32ELX0124 Serializers and Deserializers (jp) | 最新英語版 (Rev.A) | 2009年 7月 2日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| WQFN (RHS) | 48 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。