LMH0034
- SMPTE 292M, SMPTE 344M and SMPTE 259M Compliant
- Supports DVB-ASI at 270 Mbps
- Data Rates: 125 Mbps to 1.485 Gbps
- Equalizes up to 200 Meters of Belden 1694A at 1.485 Gbps or up to 400 Meters of Belden 1694A at 270 Mbps
- Manual Bypass, Cable Length Indicator, and Output Mute with a Programmable Threshold
- Single-Ended or Differential Input
- 50Ω Differential Outputs
- Single 3.3V Supply Operation
- 208 mW Typical Power Consumption with 3.3V Supply
- Replaces the GS1524 and GS1524A
All trademarks are the property of their respective owners.
The LMH0034 SMPTE 292M / 259M adaptive cable equalizer is a monolithic integrated circuit for equalizing data transmitted over cable (or any media with similar dispersive loss characteristics). The equalizer operates over a wide range of data rates from 125 Mbps to 1.485 Gbps and supports SMPTE 292M, SMPTE 344M and SMPTE 259M.
The LMH0034 implements DC restoration to correctly handle pathological data conditions. DC restoration can be bypassed for low data rate applications. The equalizer is flexible in allowing either single-ended or differential input drive.
Additional features include a combined carrier detect and output mute pin which mutes the output when no signal is present. A programmable mute reference is used to mute the output at a selectable level of signal degradation. A cable length indicator is provided to determine the amount of cable being equalized.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMH0034 SMPTE 292M / 259M Adaptive Cable Equalizer データシート (Rev. H) | 2013/04/15 | |||
| セレクション・ガイド | Broadcast and Professional Video Interface Solutions (Rev. E) | PDF | HTML | 2017/04/05 | |||
| アプリケーション・ノート | AN-2145 Power Considerations for SDI Products (Rev. B) | 2013/04/26 | ||||
| アプリケーション・ノート | AN-2146 Power Design for SDI and Other Noise-Sensitive Devices (Rev. A) | 2013/04/26 | ||||
| アプリケーション・ノート | AN-1372 LMH0034 PCB Layout Techniques (Rev. B) | 2013/04/26 | ||||
| アプリケーション・ノート | AN-1943 Understanding Serial Digital Video Bit Rates (Rev. A) | 2013/04/26 | ||||
| ユーザー・ガイド | SD034EVK User's Guide | 2012/06/27 | ||||
| アプリケーション・ノート | High-Speed Board Layout Challenges in FPGA/SDI Sub-Systems | 2009/11/12 | ||||
| アプリケーション・ノート | 放送ビデオ信号のシグナルパスはタイミングがすべて | 英語版 | 2007/08/02 | |||
| 設計ガイド | Broadcast Video Owner's Manual | 2006/11/17 | ||||
| アプリケーション・ノート | 1372 LMH0034 PCB Layout Techniques (jp) | 2006/07/31 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TIDA-00352 — SDI ビデオ アグリゲーション リファレンス デザイン
この検証済みリファレンス デザインは、四個のチャネル SDI の集約および分離を行う完全なソリューションです。一個の TLK10022 を使用して、四系統の同期 HD-SDI 信号を一本の 5.94Gbps シリアル リンクに集約します。このシリアル データは銅線または光ファイバで伝送され、受信側では二台目の TLK10022 によって分配され、元の映像コンテンツがシームレスに再表示されます。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (D) | 16 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。