ホーム クロックとタイミング 発振器
ホーム
クロックとタイミング
発振器

LMK61E07

アクティブ

EEPROM 内蔵、複数の信号形式に対応、超低ジッタ・プログラマブル発振器

ご注文はこちら
データシート

LMK61E07

アクティブ
データシート ご注文はこちら

製品詳細

Features Programmable frequency Output frequency (MHz) 1000 Output type HCSL, LVDS, LVPECL Stability (ppm) 25 Supply voltage (V) 3.3 Jitter (ps) 0.15 Operating temperature range (C) -40 to 85 Rating Catalog
Features Programmable frequency Output frequency (MHz) 1000 Output type HCSL, LVDS, LVPECL Stability (ppm) 25 Supply voltage (V) 3.3 Jitter (ps) 0.15 Operating temperature range (C) -40 to 85 Rating Catalog
QFM (SIA) 6 35 mm² 5 x 7 QFM (SIA) 6 —
  • 超低ノイズ、高性能
    • ジッタ: 90fs RMS (fOUT > 100MHzでの標準値、LMK61E07)
    • PSRR: -70dBcの堅牢な電源ノイズ耐性(LMK61E07)
  • 柔軟な出力フォーマット(LMK61E07)
    • LVPECL: 最大1GHz
    • LVDS: 最大900MHz
    • HCSL: 最大400MHz
  • 合計周波数許容誤差: ±25ppm
  • システム・レベルの機能
    • グリッチなしの周波数マージン処理: 公称値から最大±1000ppm
    • EEPROM内蔵: スタートアップ設定をユーザーが構成可能
  • その他の特長
    • デバイス制御: 最大1000kHzのファースト・モードI2C
    • 動作電圧: 3.3V
    • 工業用温度範囲: (-40℃～+85℃)
    • 7mm×5mmの8ピン・パッケージ
  • デフォルト周波数
    • 70.656MHz
  • 超低ノイズ、高性能
    • ジッタ: 90fs RMS (fOUT > 100MHzでの標準値、LMK61E07)
    • PSRR: -70dBcの堅牢な電源ノイズ耐性(LMK61E07)
  • 柔軟な出力フォーマット(LMK61E07)
    • LVPECL: 最大1GHz
    • LVDS: 最大900MHz
    • HCSL: 最大400MHz
  • 合計周波数許容誤差: ±25ppm
  • システム・レベルの機能
    • グリッチなしの周波数マージン処理: 公称値から最大±1000ppm
    • EEPROM内蔵: スタートアップ設定をユーザーが構成可能
  • その他の特長
    • デバイス制御: 最大1000kHzのファースト・モードI2C
    • 動作電圧: 3.3V
    • 工業用温度範囲: (-40℃～+85℃)
    • 7mm×5mmの8ピン・パッケージ
  • デフォルト周波数
    • 70.656MHz

LMK61E07ファミリの超低ジッタPLLatinumTMプログラマブル発振器は、fractional-N周波数シンセサイザと内蔵VCOを使用して、一般的に使用されるリファレンス・クロックを生成します。LMK61E07の出力は、LVPECL、LVDS、またはHCSLとして構成できます。このデバイスは、オンチップのEEPROMにより自己起動し、工場でプログラムされたデフォルト出力周波数を生成します。また、デバイスのレジスタとEEPROM設定は、I2Cシリアル・インターフェイス経由でシステム内で完全にプログラム可能です。このデバイスは、I2Cシリアル・インターフェイスにより細かい/粗い周波数マージン処理を実行でき、デジタル制御の発振器(DCXO)となります。

PLL帰還分周値の更新により、スパイクやグリッチなしに出力周波数を調整できます。xDSLの要件との互換のためには12.5MHzのPFD (R分周値 = 4、ダブラー無効)を使用し1ppb未満の刻みで、放送ビデオの要件との互換のためには100MHzのPFD (R分周値 = 1、ダブラー有効)を使用し5.2ppb未満の刻みで調整が可能です。また、周波数マージン処理機能により、標準への準拠やシステムのタイミング・マージン・テストなどのシステム設計検証テスト(DVT)が容易になります。

LMK61E07ファミリの超低ジッタPLLatinumTMプログラマブル発振器は、fractional-N周波数シンセサイザと内蔵VCOを使用して、一般的に使用されるリファレンス・クロックを生成します。LMK61E07の出力は、LVPECL、LVDS、またはHCSLとして構成できます。このデバイスは、オンチップのEEPROMにより自己起動し、工場でプログラムされたデフォルト出力周波数を生成します。また、デバイスのレジスタとEEPROM設定は、I2Cシリアル・インターフェイス経由でシステム内で完全にプログラム可能です。このデバイスは、I2Cシリアル・インターフェイスにより細かい/粗い周波数マージン処理を実行でき、デジタル制御の発振器(DCXO)となります。

PLL帰還分周値の更新により、スパイクやグリッチなしに出力周波数を調整できます。xDSLの要件との互換のためには12.5MHzのPFD (R分周値 = 4、ダブラー無効)を使用し1ppb未満の刻みで、放送ビデオの要件との互換のためには100MHzのPFD (R分周値 = 1、ダブラー有効)を使用し5.2ppb未満の刻みで調整が可能です。また、周波数マージン処理機能により、標準への準拠やシステムのタイミング・マージン・テストなどのシステム設計検証テスト(DVT)が容易になります。
open-in-new その他の 発振器 を検索
ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
NEW LMK6C プレビュー Low-jitter, high-performance, bulk-acoustic-wave (BAW) fixed-frequency LVCMOS oscillator

Small package with BAW technology
NEW LMK6P アクティブ Low-jitter, high-performance, bulk-acoustic-wave (BAW) fixed-frequency LVPECL oscillator Small package, improved performance, fixed-frequency LVPECL oscillator with BAW technology

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
3 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMK61E07 EEPROM内蔵、超低ジッタのプログラマブル発振器 データシート (Rev. A 翻訳版) PDF | HTML 英語版をダウンロード (Rev.A) PDF | HTML 2018年 10月 8日
技術記事 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
EVM ユーザー ガイド (英語) LMK61FFEVM User's Guide (Rev. A) 2015年 11月 20日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

評価ボード

LMK61E2-156M25EVM — LMK61E2-156M25 超低ジッタ固定周波数オシレータ、評価モジュール

The LMK61E2-156M25EVM evaluation module provides a complete platform to evaluate the 90-fs RMS jitter performance of Texas Instruments LMK61E2-156M25 Ultra-Low Jitter Fixed Frequency Oscillator.

 The onboard power supply options allow for ease of use as well as configuration flexibility (...)

ユーザー・ガイド: PDF
TI.com で取扱いなし
設計ツール

CLOCK-TREE-ARCHITECT —

Clock tree architect プログラミング・ソフトウェア

Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
設計を開始
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 ダウンロード
QFM (SIA) 6 オプションの表示

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ