LMK61E07
- 超低ノイズ、高性能
- ジッタ：90fs RMS (f OUT > 100MHz での代表値、 LMK61E07)
- PSRR：-70dBc の堅牢な電源ノイズ耐性 ( LMK61E07)
- 柔軟な出力フォーマット ( LMK61E07)
- LVPECL：最大 1GHz
- LVDS：最大 900MHz
- HCSL：最大 400MHz
- 合計周波数許容誤差：±25ppm
- システム・レベルの機能
- グリッチなしの周波数マージン設定：公称値から最大 ±1000ppm
- EEPROM 内蔵：ユーザーが構成可能な起動設定
- その他の特長
- デバイス制御：最大 1000kHz のファースト・モード I 2C
- 動作電圧：3.3V
- 産業用温度範囲 (-40℃～+85℃)
- 7mm × 5mm の 6 ピン・パッケージ
- デフォルト周波数
- 70.656MHz
LMK61E07 ファミリの超低ジッタ PLLatinum™ プログラマブル発振器は、fractional-N 周波数シンセサイザと内蔵 VCO を使用して、一般的に使用されるリファレンス・クロックを生成します。 LMK61E07 の出力は、LVPECL、LVDS、または HCSL として構成できます。このデバイスは、オンチップの EEPROM により自己起動し、工場でプログラムされたデフォルト出力周波数を生成します。また、デバイスのレジスタと EEPROM 設定は、I 2C シリアル・インターフェイス経由でシステム内で完全にプログラム可能です。このデバイスは、I 2C シリアル・インターフェイスにより細かい / 粗い周波数マージン処理を実行でき、デジタル制御の発振器 (DCXO) となります。
PLL 帰還分周値の更新により、スパイクやグリッチなしに出力周波数を調整できます。xDSL の要件との互換のためには 12.5MHz の PFD (R 分周値 = 4、ダブラー無効) を使用し 1ppb 未満の刻みで、放送ビデオの要件との互換のためには 100MHz の PFD (R 分周値 = 1、ダブラー有効) を使用し 5.2ppb 未満の刻みで調整が可能です。また、周波数マージン処理機能により、標準への準拠やシステムのタイミング・マージン・テストなどのシステム設計検証テスト (DVT) が容易になります。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK61E07 EEPROM 内蔵、超低ジッタ・プログラマブル発振器 データシート (Rev. B 翻訳版) | PDF | HTML | 英語版 (Rev.B) | PDF | HTML | 2023/09/05 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK61E2-156M25EVM — LMK61E2-156M25EVM 超低ジッタ固定周波数差動発振回路評価基板
LMK61E2-156M25EVM 評価基板は、TI の LMK61E2-156M25 超低ジッタ固定周波数発振回路の 90fs RMS ジッタ性能を評価するための包括的なプラットフォームを提供します。
オンボード電源オプションにより使いやすさを向上させるとともに、一般的なアプリケーションで必要とされる構成の柔軟性も実現します。エッジ接続可能な複数の SMA ポートを搭載しており、市販の同軸ケーブル、アダプタ、バラン (いずれも付属せず) を使用して LMK61E2-156M25 の差動クロック入出力にアクセスし、試験装置またはリファレンス ボードとのインターフェイスを実現できます。
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング ソフトウェア
Clock tree architect はクロック ツリーの合成ツールであり、開発中システムの要件に基づいてクロック ツリー ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム レベルのマルチチップ クロック供給ソリューションを生成します。
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| QFM (SIA) | 6 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。