SCAN921821
- 15-66 MHz Dual 18:1 Serializer with 2.376 Gbps Total Throughput
- 8-level Selectable Pre-emphasis on Each Channel Drives Lossy Cables and Backplanes
- >15kV HBM ESD Protection on Bus LVDS I/O Pins
- Robust BLVDS Serial Data Transmission with Embedded Clock for Exceptional Noise Immunity and Low EMI
- Power Saving Control Pin for Each Channel
- IEEE 1149.1 "JTAG" Compliant
- At-Speed BIST - PRBS Generation
- No External Coding Required
- Internal PLL, No External PLL Components Required
- Single +3.3V Power Supply
- Low Power: 260 mW (typ) Per Channel at 66 MHz with PRBS-15 Pattern
- Single 3.3 V Supply
- Fabricated with Advanced CMOS Process Technology
- Industrial −40 to +85°C Temperature Range
- Compact 100-ball NFBGA Package
All trademarks are the property of their respective owners.
The SCAN921821 is a dual channel 18-bit serializer featuring signal conditioning, boundary SCAN, and at-speed BIST. Each serializer block transforms an 18-bit parallel LVCMOS/LVTTL data bus into a single Bus LVDS data stream with embedded clock. This single serial data stream with embedded clock simplifies PCB design and reduces PCB cost by narrowing data paths that in turn reduce PCB size and layers. The single serial data stream also reduces cable size, the number of connectors, and eliminates clock-to-data and data-to-data skew.
Each channel also has an 8-level selectable pre-emphasis feature that significantly extends performance over lossy interconnect. Each channel also has its own powerdown pin that saves power by reducing supply current when the channel is not being used.
The SCAN921821 also incorporates advanced testability features including IEEE 1149.1 and at-speed BIST PRBS pattern generation to facilitate verification of board and link integrity
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | SCAN921821 Dual 18-Bit Serializer w/Pre-emph, IEEE 1149.1 JTAG & At-Speed BIST データシート (Rev. C) | 2013年 4月 15日 | |||
| アプリケーション・ノート | External Serial Interface Reduces Simultaneous Switching Output Noise in FPGAs (Rev. A) | 2013年 4月 26日 | ||||
| 設計ガイド | 18-bit SerDes Design Guide (DS92LV18, SCAN921821) | 2007年 3月 29日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| NFBGA (NZD) | 100 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。