ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

SN65ELT23

アクティブ

5V デュアル差動 PECL バッファから TTL へのレベル シフタ

ご注文はこちら
データシート

SN65ELT23

アクティブ
データシート ご注文はこちら

製品詳細

Function Receiver, Translator Protocols PECL Number of transmitters 0 Number of receivers 2 Signaling rate (Mbps) 500 Input signal PECL Output signal TTL Rating Catalog Operating temperature range (°C) -40 to 85
Function Receiver, Translator Protocols PECL Number of transmitters 0 Number of receivers 2 Signaling rate (Mbps) 500 Input signal PECL Output signal TTL Rating Catalog Operating temperature range (°C) -40 to 85
VSSOP (DGK) 8 14.7 mm² (3 mm × 4.9 mm) SOIC (D) 8 29.4 mm² (4.9 mm × 6 mm)
  • Dual 5-V Differential PECL-to-TTL Buffer
  • 24-mA TTL Ouputs
  • Operating Range
    • PECL VCC = 4.75 V to 5.25 V with GND = 0 V
  • Support for Clock Frequencies of 250 MHz (TYP)
  • 3.5-ns Typical Propagation Delay
  • Output Default Low with Inputs Left Open or <1.3 V
  • Internal Input 50-k Pull-Down Resistor
  • Built-In Temperature Compensation
  • Drop-In Compatible to the MC100ELT23
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data
  • Dual 5-V Differential PECL-to-TTL Buffer
  • 24-mA TTL Ouputs
  • Operating Range
    • PECL VCC = 4.75 V to 5.25 V with GND = 0 V
  • Support for Clock Frequencies of 250 MHz (TYP)
  • 3.5-ns Typical Propagation Delay
  • Output Default Low with Inputs Left Open or <1.3 V
  • Internal Input 50-k Pull-Down Resistor
  • Built-In Temperature Compensation
  • Drop-In Compatible to the MC100ELT23
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion for Clock or Data

The SN65ELT23 is a low power dual PECL-to-TTL translator device. The device includes circuitry to maintain a known logic low level when inputs are in an open condition. The SN65ELT23 is housed in an industry standard SOIC-8 package and is also available in an optional TSSOP-8 package.

The SN65ELT23 is a low power dual PECL-to-TTL translator device. The device includes circuitry to maintain a known logic low level when inputs are in an open condition. The SN65ELT23 is housed in an industry standard SOIC-8 package and is also available in an optional TSSOP-8 package.
filter その他の LVDS、M-LVDS、PECL の各 IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能。
SN65ELT22 アクティブ 5V デュアル TTL から差動 PECL へのレベル シフタ Driver variant

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート 5-V Dual Differential PECL Buffer-to-TTL Translator データシート 2009/06/30
アプリケーション・ノート AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C) 2007/10/17

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VSSOP (DGK) 8 Ultra Librarian
SOIC (D) 8 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ