ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC

SN65EPT22

アクティブ

3.3V デュアル LVTTL/LVCMOS から差動 LVPECL への変換バッファ

製品詳細

Function Driver, Translator Protocols LVPECL Number of transmitters 2 Number of receivers 0 Supply voltage (V) 3.3 Signaling rate (MBits) 4000 Input signal CMOS, LVTTL Output signal LVPECL Rating Catalog Operating temperature range (°C) -40 to 85
Function Driver, Translator Protocols LVPECL Number of transmitters 2 Number of receivers 0 Supply voltage (V) 3.3 Signaling rate (MBits) 4000 Input signal CMOS, LVTTL Output signal LVPECL Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 8 29.4 mm² 4.9 x 6 VSSOP (DGK) 8 14.7 mm² 3 x 4.9
  • Dual 3.3V LVTTL to LVPECL Buffer
  • Operating Range
    • LVPECL VCC = 3.0 V to 3.6 V With
      GND = 0 V
  • Support for Clock Frequencies to 2.0 GHz (typ)
  • 420 ps Typical Propagation Delay
  • Deterministic HIGH Output Value for Open Input
    Conditions
  • Built-in Temperature Compensation
  • Drop in Compatible to MC100ELT23
  • PNP Single Ended Inputs for Minimal Loading
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion

All other trademarks are the property of their respective owners

  • Dual 3.3V LVTTL to LVPECL Buffer
  • Operating Range
    • LVPECL VCC = 3.0 V to 3.6 V With
      GND = 0 V
  • Support for Clock Frequencies to 2.0 GHz (typ)
  • 420 ps Typical Propagation Delay
  • Deterministic HIGH Output Value for Open Input
    Conditions
  • Built-in Temperature Compensation
  • Drop in Compatible to MC100ELT23
  • PNP Single Ended Inputs for Minimal Loading
  • APPLICATIONS
    • Data and Clock Transmission Over Backplane
    • Signaling Level Conversion

All other trademarks are the property of their respective owners

The SN65EPT22 is a low power dual LVTTL to LVPECL translator device. The device includes circuitry to maintain known logic HIGH level when inputs are in open condition. The SN65EPT22 is housed in an industry standard SOIC-8 package and is also available in TSSOP-8 package option.

The SN65EPT22 is a low power dual LVTTL to LVPECL translator device. The device includes circuitry to maintain known logic HIGH level when inputs are in open condition. The SN65EPT22 is housed in an industry standard SOIC-8 package and is also available in TSSOP-8 package option.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN65EPT22 3.3 V Dual LVTTL/LVCMOS to Differential LVPECL Buffer データシート (Rev. B) PDF | HTML 2014年 11月 19日
アプリケーション・ノート AC Coupling Between Differential LVPECL, LVDS, HSTL and CML (Rev. C) 2007年 10月 17日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

SN65EPT22 IBIS Model

SLLM165.ZIP (13 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (D) 8 Ultra Librarian
VSSOP (DGK) 8 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ