SN65LVDS2
- ANSI TIA/EIA-644規格を満たすか上回る
- 信号レートを設計 (1) 最大：
- ドライバ向け 630Mbps
- レシーバ向け 400Mbps
- 2.4V～3.6V 電源で動作
- SOT-23 と SOIC の各パッケージで供給されます
- 9kV を超えるバス端子 ESD
- 低電圧差動信号処理で、100Ω 負荷への標準出力電圧は 350mV です。
- 伝搬遅延時間
- 1.7ns 標準ドライバ
- 2.5ns 標準レシーバ
- 200MHz での消費電力
- 25mW 標準ドライバ
- 60mW 標準レシーバ
- LVDT レシーバにはライン終端が含まれます
- 低電圧 TTL (LVTTL) レベル ドライバ入力は 5V 許容
- ドライバは VCC < 1.5V で出力が高インピーダンス
- レシーバ出力および入力は VCC < 1.5V で高インピーダンス
- レシーバの開路フェイルセーフ
- 差動入力電圧スレッショルド：100mV 未満
(1)ラインの信号レートとは、1 秒あたりの電圧遷移回数を bps (ビット/秒) 単位で表したものです。
SN65LVDS1、SN65LVDS2、SN65LVDT2 デバイスは、スモール アウトライン トランジスタ パッケージに搭載されたシングル、低電圧、差動ライン ドライバおよびレシーバです。出力は TIA/EIA-644 規格に準拠しており、ドライバでは最大 630Mbps、レシーバでは最大 400Mbps の信号速度における、100Ω 負荷への最小差動出力電圧振幅は 247mV です。
SN65LVDS1 デバイスを LVDS レシーバ (SN65LVDT2 など) とポイント ツー ポイント接続で使用すると、プリント基板のパターンまたはケーブルを介して、非常に高いレート、非常に小さな電磁気放射と消費電力で、データまたはクロック信号を送信できます。そのパッケージ、低い消費電力と EMI、高い ESD 耐性、広い電源電圧範囲により、このデバイスはバッテリ駆動のアプリケーションに理想的です。
SN65LVDS1、SN65LVDS2、SN65LVDT2 は –40°C～85°C で仕様が規定されています。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
5 をすべて表示
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN65LVDxx 高速、差動ライン ドライバ / レシーバ データシート (Rev. M 翻訳版) | PDF | HTML | 英語版 (Rev.M) | PDF | HTML | 2024/03/01 |
| アプリケーション概要 | LVDS to Improve EMC in Motor Drives | 2018/09/27 | ||||
| アプリケーション概要 | How Far, How Fast Can You Operate LVDS Drivers and Receivers? | 2018/08/03 | ||||
| アプリケーション概要 | How to Terminate LVDS Connections with DC and AC Coupling | 2018/05/16 | ||||
| アプリケーション・ノート | LVDS技術の概要 | 英語版 | 1998/10/05 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOT-23 (DBV) | 5 | Ultra Librarian |
| SOIC (D) | 8 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。