TMS320C6421

アクティブ

C64x+ 固定小数点 DSP - 最大 600MHz、8 ビット EMIFA (非同期 EMIF) と 16 ビット DDR2 SDRAM 搭載

製品詳細

DSP type 1 C64x+ DSP (max) (MHz) 400, 500, 600 CPU 32-/64-bit Operating system DSP/BIOS Ethernet MAC 10/100 Rating Catalog Operating temperature range (°C) 0 to 90
DSP type 1 C64x+ DSP (max) (MHz) 400, 500, 600 CPU 32-/64-bit Operating system DSP/BIOS Ethernet MAC 10/100 Rating Catalog Operating temperature range (°C) 0 to 90
BGA (ZDU) 376 529 mm² 23 x 23 NFBGA (ZWT) 361 256 mm² 16 x 16
  • High-Performance Digital Signal Processor (C6421)
    • 2.5-, 2.-, 1.67, 1.43-ns Instruction Cycle Time
    • 400-, 500-, 600-MHz C64x+™ Clock Rate
    • Eight 32-Bit C64x+ Instructions/Cycle
    • 3200, 4000, 4800, 5600 MIPS
    • Fully Software-Compatible With C64x
    • Commercial and Automotive (Q or S suffix) Grades
    • Low-Power Device (L suffix)
  • VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units With VelociTI.2 Extensions:
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 × 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 × 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Additional C64x+™ Enhancements
      • Protected Mode Operation
      • Exceptions Support for Error Detection and Program Redirection
      • Hardware Support for Modulo Loop Auto-Focus Module Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • VelociTI.2 Increased Orthogonality
    • C64x+ Extensions
      • Compact 16-bit Instructions
      • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 128K-Bit (16K-Byte) L1P Program RAM/Cache [Flexible Allocation]
    • 384K-Bit (48K-Byte) L1D Data RAM/Cache [Flexible Allocation]
    • 512K-Bit (64K-Byte) L2 Unified Mapped RAM/Cache [Flexible Allocation]
  • Endianess: Supports Both Little Endian and Big Endian
  • External Memory Interfaces (EMIFs)
    • 16-Bit DDR2 SDRAM Memory Controller With 128M-Byte Address Space (1.8-V I/O)
      • Supports up to 266-MHz (data rate) bus and interfaces to DDR2-400 SDRAM
    • Asynchronous 8-Bit-Wide EMIF (EMIFA) With up to 64M-Byte Address Reach
      • Flash Memory Interfaces
        • NOR (8-Bit-Wide Data)
        • NAND (8-Bit-Wide Data)
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
  • Two 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One 64-Bit Watch Dog Timer
  • One UART With RTS and CTS Flow Control
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Multichannel Buffered Serial Port (McBSP0)
    • I2S and TDM
    • AC97 Audio Codec Interface
    • SPI
    • Standard Voice Codec Interface (AIC12)
    • Telecom Interfaces - ST-Bus, H-100
    • 128 Channel Mode
  • Multichannel Audio Serial Port (McASP0)
    • Four Serializers and SPDIF (DIT) Mode
  • 16-Bit Host-Port Interface (HPI)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports Multiple Media Independent Interfaces (MII, RMII)
    • Management Data I/O (MDIO) Module
  • VLYNQ™ Interface (FPGA Interface)
  • Three Pulse Width Modulator (PWM) Outputs
  • On-Chip ROM Bootloader
  • Individual Power-Savings Modes
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG™) Boundary-Scan-Compatible
  • Up to 111 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • Packages:
    • 361-Pin Pb-Free PBGA Package (ZWT Suffix), 0.8-mm Ball Pitch
    • 376-Pin Plastic BGA Package (ZDU Suffix), 1.0-mm Ball Pitch
  • 0.09-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.2-V Internal (-7/-6/-5/-4/-Q6/-Q5/-Q4)
  • 3.3-V and 1.8-V I/O, 1.05-V Internal (-7/-6/-5/-4/-L/-Q5)
  • Applications:
    • Telecom
    • Audio
    • Industrial Applications

All trademarks are the property of their respective owners.

  • High-Performance Digital Signal Processor (C6421)
    • 2.5-, 2.-, 1.67, 1.43-ns Instruction Cycle Time
    • 400-, 500-, 600-MHz C64x+™ Clock Rate
    • Eight 32-Bit C64x+ Instructions/Cycle
    • 3200, 4000, 4800, 5600 MIPS
    • Fully Software-Compatible With C64x
    • Commercial and Automotive (Q or S suffix) Grades
    • Low-Power Device (L suffix)
  • VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units With VelociTI.2 Extensions:
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 × 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 × 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Additional C64x+™ Enhancements
      • Protected Mode Operation
      • Exceptions Support for Error Detection and Program Redirection
      • Hardware Support for Modulo Loop Auto-Focus Module Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • VelociTI.2 Increased Orthogonality
    • C64x+ Extensions
      • Compact 16-bit Instructions
      • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 128K-Bit (16K-Byte) L1P Program RAM/Cache [Flexible Allocation]
    • 384K-Bit (48K-Byte) L1D Data RAM/Cache [Flexible Allocation]
    • 512K-Bit (64K-Byte) L2 Unified Mapped RAM/Cache [Flexible Allocation]
  • Endianess: Supports Both Little Endian and Big Endian
  • External Memory Interfaces (EMIFs)
    • 16-Bit DDR2 SDRAM Memory Controller With 128M-Byte Address Space (1.8-V I/O)
      • Supports up to 266-MHz (data rate) bus and interfaces to DDR2-400 SDRAM
    • Asynchronous 8-Bit-Wide EMIF (EMIFA) With up to 64M-Byte Address Reach
      • Flash Memory Interfaces
        • NOR (8-Bit-Wide Data)
        • NAND (8-Bit-Wide Data)
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
  • Two 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One 64-Bit Watch Dog Timer
  • One UART With RTS and CTS Flow Control
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Multichannel Buffered Serial Port (McBSP0)
    • I2S and TDM
    • AC97 Audio Codec Interface
    • SPI
    • Standard Voice Codec Interface (AIC12)
    • Telecom Interfaces - ST-Bus, H-100
    • 128 Channel Mode
  • Multichannel Audio Serial Port (McASP0)
    • Four Serializers and SPDIF (DIT) Mode
  • 16-Bit Host-Port Interface (HPI)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports Multiple Media Independent Interfaces (MII, RMII)
    • Management Data I/O (MDIO) Module
  • VLYNQ™ Interface (FPGA Interface)
  • Three Pulse Width Modulator (PWM) Outputs
  • On-Chip ROM Bootloader
  • Individual Power-Savings Modes
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG™) Boundary-Scan-Compatible
  • Up to 111 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • Packages:
    • 361-Pin Pb-Free PBGA Package (ZWT Suffix), 0.8-mm Ball Pitch
    • 376-Pin Plastic BGA Package (ZDU Suffix), 1.0-mm Ball Pitch
  • 0.09-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.2-V Internal (-7/-6/-5/-4/-Q6/-Q5/-Q4)
  • 3.3-V and 1.8-V I/O, 1.05-V Internal (-7/-6/-5/-4/-L/-Q5)
  • Applications:
    • Telecom
    • Audio
    • Industrial Applications

All trademarks are the property of their respective owners.

The TMS320C64x+™ DSPs (including the TMS320C6421 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The C6421 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for digital signal processor applications. The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform. The C64x™ DSPs support added functionality and have an expanded instruction set from previous devices.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 4800 million instructions per second (MIPS) at a clock rate of 600 MHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units–two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in telecom, audio, and industrial applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2400 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4800 MMACS. For more details on the C64x+ DSP, see the TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (literature number SPRU732).

The C6421 also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The C6421 core uses a two-level cache-based architecture. The Level 1 program memory/cache (L1P) consists of a 128K-bit memory space that can be configured as mapped memory or direct mapped cache, and the Level 1 data (L1D) consists of a 384K-bit memory space that can be configured as mapped memory or 2-way set-associative cache. The Level 2 memory/cache (L2) consists of a 512K-bit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes: a 10/100 Mb/s Ethernet MAC (EMAC) with a management data input/output (MDIO) module; a 4-bit transmit, 4-bit receive VLYNQ interface; an inter-integrated circuit (I2C) Bus interface; a multichannel buffered serial port (McBSP0); a multichannel audio serial port (McASP0) with 4 serializers; 2 64-bit general-purpose timers each configurable as 2 independent 32-bit timers; 1 64-bit watchdog timer; a user-configurable 16-bit host-port interface (HPI); up to 111-pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 1 UART with hardware handshaking support; 3 pulse width modulator (PWM) peripherals; and 2 glueless external memory interfaces: an asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher speed synchronous memory interface for DDR2.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the C6421 and the network. The C6421 EMAC supports 10Base-T and 100Base-TX or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex mode, with hardware flow control and quality of service (QOS) support.

The Management Data Input/Output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system.

The I2C and VLYNQ ports allow C6421 to easily control peripheral devices and/or communicate with host processors.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The C6421 has a complete set of development tools. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.

The TMS320C64x+™ DSPs (including the TMS320C6421 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The C6421 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for digital signal processor applications. The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform. The C64x™ DSPs support added functionality and have an expanded instruction set from previous devices.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 4800 million instructions per second (MIPS) at a clock rate of 600 MHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units–two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in telecom, audio, and industrial applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2400 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4800 MMACS. For more details on the C64x+ DSP, see the TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (literature number SPRU732).

The C6421 also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The C6421 core uses a two-level cache-based architecture. The Level 1 program memory/cache (L1P) consists of a 128K-bit memory space that can be configured as mapped memory or direct mapped cache, and the Level 1 data (L1D) consists of a 384K-bit memory space that can be configured as mapped memory or 2-way set-associative cache. The Level 2 memory/cache (L2) consists of a 512K-bit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes: a 10/100 Mb/s Ethernet MAC (EMAC) with a management data input/output (MDIO) module; a 4-bit transmit, 4-bit receive VLYNQ interface; an inter-integrated circuit (I2C) Bus interface; a multichannel buffered serial port (McBSP0); a multichannel audio serial port (McASP0) with 4 serializers; 2 64-bit general-purpose timers each configurable as 2 independent 32-bit timers; 1 64-bit watchdog timer; a user-configurable 16-bit host-port interface (HPI); up to 111-pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 1 UART with hardware handshaking support; 3 pulse width modulator (PWM) peripherals; and 2 glueless external memory interfaces: an asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher speed synchronous memory interface for DDR2.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the C6421 and the network. The C6421 EMAC supports 10Base-T and 100Base-TX or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex mode, with hardware flow control and quality of service (QOS) support.

The Management Data Input/Output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system.

The I2C and VLYNQ ports allow C6421 to easily control peripheral devices and/or communicate with host processors.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The C6421 has a complete set of development tools. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.

ダウンロード 字幕付きのビデオを表示 ビデオ
TI からの設計サポートは利用不可

この製品に関して、新しいコンテンツやソフトウェアの更新など、新規プロジェクトに対する TI からの継続的な設計サポートはありません。該当する場合は、関連する資料、ソフトウェア、ツールはプロダクト フォルダに掲載されています。TI E2ETM サポート フォーラムで、アーカイブ済みの情報を検索することもできます。

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
44 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TMS320C6421 Fixed-Point Digital Signal Processor データシート (Rev. D) 2008年 6月 10日
* エラッタ TMS320C6424/21 Digital Signal Processor Silicon Errata (Revs 1.3 1.2 1.1 & 1.0) (Rev. D) 2011年 8月 12日
アプリケーション・ノート How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) PDF | HTML 2021年 5月 19日
ユーザー・ガイド SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V) 2020年 6月 1日
アプリケーション・ノート Plastic Ball Grid Array [PBGA] Application Note (Rev. B) 2015年 8月 13日
アプリケーション・ノート Using the TMS320C642x Bootloader (Rev. B) 2012年 3月 23日
アプリケーション・ノート TMS320C642x Power Consumption Summary (Rev. D) 2012年 2月 17日
アプリケーション・ノート Introduction to TMS320C6000 DSP Optimization 2011年 10月 6日
ユーザー・ガイド TMS320C642x DSP Inter-Integrated Circuit (I2C) Module User's Guide (Rev. D) 2011年 3月 25日
ユーザー・ガイド TMS320C642x DSP DDR2 Memory Controller User's Guide (Rev. B) 2011年 1月 12日
ユーザー・ガイド TMS320C642x DSP EMAC/MDIO User's Guide (Rev. C) 2010年 12月 23日
ユーザー・ガイド TMS320C642x DSP Pulse-Width Modulator (PWM) User's Guide (Rev. B) 2010年 8月 5日
ユーザー・ガイド TMS320C642x DSP 64-Bit Timer User's Guide (Rev. A) 2010年 8月 3日
ユーザー・ガイド TMS320C64x+ DSP Megamodule Reference Guide (Rev. K) 2010年 8月 3日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J) 2010年 7月 30日
ユーザー・ガイド TMS320C642x DSP Universal Asynchronous Receiver/Transmitter (UART) User's Guide (Rev. C) 2009年 12月 15日
ユーザー・ガイド TMS320C642x DSP Asynchronous External Memory Interface (EMIF) User's Guide (Rev. B) 2009年 2月 24日
アプリケーション・ノート Implementing DDR2 PCB Layout on the TMS320C6421 DSP (Rev. C) 2009年 2月 13日
ユーザー・ガイド TMS320C64x+ DSP Cache User's Guide (Rev. B) 2009年 2月 11日
製品概要 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
アプリケーション・ノート 12Vin C642x Power using Integrated-FET DC/DC Converters and LDO 2008年 10月 9日
アプリケーション・ノート 5Vin C642x Power using a PMIC (Multi-output DC/DC Converter) 2008年 10月 9日
アプリケーション・ノート TMS320C620x/C642x McBSP: UART (Rev. C) 2008年 9月 9日
アプリケーション・ノート Migrating from EDMA v2.0 to EDMA v3.0 TMS320C64X DSP (Rev. A) 2008年 8月 21日
アプリケーション・ノート Understanding TI's PCB Routing Rule-Based DDR Timing Specification (Rev. A) 2008年 7月 17日
ユーザー・ガイド TMS320C642x DSP Host Port Interface (HPI) User's Guide (Rev. A) 2008年 7月 16日
ユーザー・ガイド TMS320C64x+ DSP Image/Video Processing Library (v2.0) Programmer's Reference (Rev. A) 2008年 5月 5日
アプリケーション・ノート TMS320DM64xx、TMS320DM64x、および TMS320C6000 デバイスにおける熱考察 英語版 2008年 5月 5日
ユーザー・ガイド TMS320C642x DSP General-Purpose Input/Output (GPIO) User's Guide (Rev. A) 2008年 3月 18日
ユーザー・ガイド TMS320C642x DSP Multichannel Audio Serial Port (McASP) User's Guide (Rev. C) 2008年 3月 13日
ユーザー・ガイド TMS320C64x+ DSP Little-Endian Library Programmer's Reference (Rev. B) 2008年 3月 6日
ユーザー・ガイド TMS320C642x DSP Enhanced DMA (EDMA) Controller User's Guide (Rev. A) 2008年 3月 3日
ユーザー・ガイド TMS320C642x DSP Power and Sleep Controller (PSC) User's Guide (Rev. A) 2008年 2月 5日
ユーザー・ガイド TMS320C642x DSP Phase-Locked Loop Controller (PLLC) User's Guide (Rev. B) 2007年 12月 12日
アプリケーション・ノート Using DMA with Framework Components for C64x+ (Rev. A) 2007年 10月 29日
ユーザー・ガイド TMS320C64x+ DSP メガモジュール リファレンス・ガイド (Rev. H 翻訳版) 最新英語版 (Rev.K) 2007年 10月 1日
ユーザー・ガイド TMS320C642x DSP VLYNQ Port User's Guide (Rev. B) 2007年 9月 20日
ユーザー・ガイド TMS320C642x DSP Multichannel Buffered Serial Port (McBSP) User's Guide (Rev. B) 2007年 9月 17日
アプリケーション・ノート TMS320C642x Pin Multiplexing Utility 2007年 7月 9日
ユーザー・ガイド TMS320C642x DSP Peripherals Overview Reference Guide 2007年 3月 4日
ユーザー・ガイド TMS320C64x+ DSP Big-Endian Library Programmer's Reference 2006年 3月 10日
ユーザー・ガイド TMS320C64x+ Image/Video Processing Library Programmer's Reference 2006年 3月 10日
アプリケーション・ノート Migrating from TMS320C64x to TMS320C64x+ (Rev. A) 2005年 10月 20日
試験報告書 Download: C64x+ Benchmarks (v1.00) 2005年 7月 6日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

デバッグ・プローブ

TMDSEMU200-U — XDS200 USB デバッグ・プローブ

XDS200 は、TI の組込みデバイスのデバッグに使用できるデバッグ・プローブ (エミュレータ) です。XDS200 は、低コストの XDS110 と高性能の XDS560v2 に比べて、低コストと良好な性能のバランスを特長としています。単一のポッド (筐体) で、多様な規格 (IEEE1149.1、IEEE1149.7、SWD) をサポートします。すべての XDS デバッグ・プローブは、組込みトレース・バッファ (ETB) を搭載しているすべての Arm® プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、 (...)

デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム・トレース USB デバッグ・プローブ

XDS560v2 は、XDS560™ ファミリのデバッグ・プローブの中で最高の性能を達成し、従来の JTAG 規格 (IEEE1149.1) と cJTAG (IEEE1149.7) の両方をサポートしています。シリアル・ワイヤ・デバッグ (SWD) をサポートしていないことに注意してください。

すべての XDS デバッグ・プローブは、組み込みトレース・バッファ (ETB) を搭載しているすべての ARM プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、XDS560v2 PRO TRACE が必要です。

(...)

デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

ドライバまたはライブラリ

SPRC122 C62x/C64x Fast Run-Time Support Library

The C62x/64x FastRTS Library is an optimized, floating-point function library for C programmers using either TMS320C62x or TMS320C64x devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By replacing the current (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
デジタル信号プロセッサ (DSP)
SM320C6201-EP エンハンスド製品、C6201 固定小数点 DSP SM320C6455-EP エンハンスド製品、C6455 の固定小数点 DSP SMJ320C6201B ミリタリー、固定小数点デジタル・シグナル・プロセッサ SMJ320C6203 ミリタリー・グレード C62x 固定小数点 DSP - セラミック・パッケージ TMS320C6202B C62x 固定小数点 DSP - 最大 300MHz、384KB TMS320C6203B C62x 固定小数点 DSP - 最大 300MHz、896KB TMS320C6204 固定小数点デジタル・シグナル・プロセッサ TMS320C6205 固定小数点デジタル・シグナル・プロセッサ TMS320C6211B C62x 固定小数点 DSP - 最大 167MHz TMS320C6412 C64x 固定小数点 DSP - 最大 720MHz、McBSP と McASP と I2cC とイーサネット搭載 TMS320C6414 C64x 固定小数点 DSP:最大 720MHz、McBSP 搭載 TMS320C6414T McBSP 機能搭載、最大 1GHz、C64x 固定小数点 DSP TMS320C6415 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI 搭載 TMS320C6415T C64x 固定小数点 DSP - 最大 850MHz、McBSP と PCI 搭載 TMS320C6416 C64x 固定小数点 DSP - 最大 720MHz、McBSP と PCI と VCP/TCP 搭載 TMS320C6416T C64x 固定小数点 DSP - 最大 850MHz、McBSP と PCI と VCP/TCP 搭載 TMS320C6421 C64x+ 固定小数点 DSP - 最大 600MHz、8 ビット EMIFA (非同期 EMIF) と 16 ビット DDR2 SDRAM 搭載 TMS320C6421Q C64x+ 固定小数点 DSP - 最大 600MHz、8 ビット EMIFA (非同期 EMIF) と 16 ビット DDR2 搭載 TMS320C6424 C64x+ 固定小数点 DSP - 最大 600MHz、16/8 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 SDRAM 搭載 TMS320C6424Q C64x+ 固定小数点 DSP - 最大 600MHz、16/8 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 搭載 TMS320C6452 C64x+ 固定小数点 DSP:最大 900MHz、1Gbps イーサネット搭載 TMS320C6454 C64x+ 固定小数点 DSP - 最大 1GHz、64 ビット EMIFA (非同期 EMIF) と 32/16 ビット DDR2 と 1Gbps イーサネット搭載 TMS320C6455 C64x+ 固定小数点 DSP、最大 1.2GHz、64 ビット EMIFA、32 および 16 ビット DDR2、1Gbps イーサネット TMS320C6457 通信インフラ デジタル シグナル プロセッサ TMS320C6474 マルチコア デジタル シグナル プロセッサ TMS320DM640 ビデオ / 画像処理向け固定小数点デジタル シグナル プロセッサ TMS320DM641 ビデオ / 画像処理向け固定小数点デジタル シグナル プロセッサ TMS320DM642 ビデオ / 画像処理向け固定小数点デジタル シグナル プロセッサ TMS320DM642Q ビデオ / 画像処理向け、固定小数点デジタル信号プロセッサ TMS320DM6431 デジタル メディア プロセッサ TMS320DM6431Q 最大 2400MIPS、300MHz クロック・レート、デジタル・メディア・プロセッサ TMS320DM6433 デジタル メディア プロセッサ TMS320DM6435 デジタル メディア プロセッサ TMS320DM6435Q 最大 4800MIPS、600MHz クロック レート、1 x McASP、1 x McBSP 搭載、デジタル メディア プロセッサ TMS320DM6437 デジタル メディア プロセッサ TMS320DM6437Q 最大 4800MIPS、600MHz クロック レート、1 x McASP、2 x McBSP 搭載、デジタル メディア プロセッサ TMS320DM6441 DaVinci デジタル メディア システムオンチップ TMS320DM6443 DaVinci デジタル メディア システムオンチップ TMS320DM6446 DaVinci デジタル メディア システムオンチップ
ドライバまたはライブラリ

SPRC264 — C64x+IMGLIB

C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
ユーザー ガイド: PDF
ドライバまたはライブラリ

SPRC265 — C64x+DSPLIB

TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
ユーザー ガイド: PDF
ドライバまたはライブラリ

TELECOMLIB — テレコムおよびメディア向けライブラリ - FAXLIB、VoLIB および AEC/AER、TMS320C64x+ および TMS320C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO Code Composer Studio 統合開発環境(IDE)

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It comprises a suite of tools used to develop and debug embedded applications.  Code Composer Studio is available for download across Windows®, Linux® and macOS® desktops. It can also (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

こちらの設計リソースは、このカテゴリに属する製品の大半をサポートしています。

サポート状況を確認するには、製品の詳細ページをご覧ください。

開始 ダウンロードオプション
ソフトウェア・コーデック

ADT-3P-DSPVOIPCODECS — Adaptive Digital Technologies 社の DSP VOIP、スピーチ / オーディオ・コーデック

Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide (...)
ソフトウェア・コーデック

VOCAL-3P-DSPVOIPCODECS — Vocal Technologies の DSP VoIP コーデック

25 年を超えるアセンブリおよび C コード開発の実績がある Vocal のモジュール式ソフトウェア・スイートは、さまざまな TI DSP で利用できます。対象とする製品には、ATA、VoIP サーバーおよびゲートウェイ、HPNA ベースの IPBX、ビデオ監視、音声およびビデオ会議、音声およびデータ RF デバイス、RoIP ゲートウェイ、政府機関向けセキュア・デバイス、合法的傍受ソフトウェア、医療用デバイス、組み込みモデム、T.38 ファックス、FoIP などがあります。

Vocal Technologies の詳細については https://www.vocal.com をご覧ください。
シミュレーション・モデル

C6421 ZDU BSDL Model (Rev. A)

SPRM248A.ZIP (10 KB) - BSDL Model
シミュレーション・モデル

C6421 ZDU IBIS Model (Rev. B)

SPRM239B.ZIP (267 KB) - IBIS Model
シミュレーション・モデル

C6421 ZWT BSDL Model (Rev. A)

SPRM249A.ZIP (9 KB) - BSDL Model
シミュレーション・モデル

C6421 ZWT IBIS Model (Rev. B)

SPRM238B.ZIP (267 KB) - IBIS Model
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
BGA (ZDU) 376 Ultra Librarian
NFBGA (ZWT) 361 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ