ホーム データ コンバータ 統合型やスペシャル ファンクションの各データ コンバータ CCD/CIS 画像処理 AFE
ホーム
データ コンバータ
統合型やスペシャル ファンクションの各データ コンバータ
CCD/CIS 画像処理 AFE

VSP5621

アクティブ

LED ドライバ搭載、16 ビット、50MSPS、4 チャネル、CCD / CMOS センサのアナログ フロント エンド

ご注文はこちら
データシート

VSP5621

アクティブ
データシート ご注文はこちら

製品詳細

Resolution (Bits) 16 Number of channels 4 Sample rate (Msps) 50 Gain (min) (dB) -6 Gain (max) (dB) 17 Pd (typ) (mW) 406 Operating temperature range (°C) 0 to 85 Output data format CMOS Selectable, Standard LVDS Rating Catalog
Resolution (Bits) 16 Number of channels 4 Sample rate (Msps) 50 Gain (min) (dB) -6 Gain (max) (dB) 17 Pd (typ) (mW) 406 Operating temperature range (°C) 0 to 85 Output data format CMOS Selectable, Standard LVDS Rating Catalog
VQFN (RSL) 48 36 mm² (6 mm × 6 mm)
  • Four-Channel CCD/CMOS Signal: 2-Channel,
    3-Channel, and 4-Channel Selectable
  • Power Supply: 3.3 V Only, Typ
    (Built-in LDO, 3.3 V to 1.8 V)
  • Maximum Conversion Rate:
    • VSP5620: 35 MSPS
    • VSP5621: 50 MSPS
    • VSP5622: 70 MSPS
  • 16-Bit Resolution
  • CDS/SH Selectable
  • Maximum Input Signal Range: 2.0 V
  • Analog and Digital Hybrid Gain:
    • Analog Gain: 0.5 V/V to 3.5 V/V in
      3/64-V/V Steps
    • Digital Gain: 1 V/V to 2 V/V in
      1/256-V/V Steps
  • Offset Correction DAC: ±250 mV, 8-Bit
  • Standard LVDS/CMOS Selectable Output:
    • LVDS:
      • Data Channel: 2-Channel
      • Clock Channel: 1-Channel
      • 8-Bit/7-Bit Serializer Selectable
    • CMOS: 4 Bits × 4
  • Timing Generator
    • Fast Transfer Clock: One Signal
    • Slow Transfer Clock: One Signal
  • LED Driver: Three Channels
    • Current: 60-mA/Channel Max,
      16-Steps/Channel
  • Timing Adjustment Resolution: tMCLK/48
  • Input Clamp/Input Reference Level Internal/
    External Selectable
  • Reference DAC: 0.5 V, 1.1 V, 1.5 V, 2 V
  • SPI: Three-Wire Serial
  • GPIO: Four-Port
  • Power (at 4-channel, LVDS, 3.3 V, without LED Driver):
    • VSP5620: 320 mW at 35 MSPS
    • VSP5621: 406 mW at 50 MSPS
    • VSP5622: 523 mW at 70 MSPS
  • Four-Channel CCD/CMOS Signal: 2-Channel,
    3-Channel, and 4-Channel Selectable
  • Power Supply: 3.3 V Only, Typ
    (Built-in LDO, 3.3 V to 1.8 V)
  • Maximum Conversion Rate:
    • VSP5620: 35 MSPS
    • VSP5621: 50 MSPS
    • VSP5622: 70 MSPS
  • 16-Bit Resolution
  • CDS/SH Selectable
  • Maximum Input Signal Range: 2.0 V
  • Analog and Digital Hybrid Gain:
    • Analog Gain: 0.5 V/V to 3.5 V/V in
      3/64-V/V Steps
    • Digital Gain: 1 V/V to 2 V/V in
      1/256-V/V Steps
  • Offset Correction DAC: ±250 mV, 8-Bit
  • Standard LVDS/CMOS Selectable Output:
    • LVDS:
      • Data Channel: 2-Channel
      • Clock Channel: 1-Channel
      • 8-Bit/7-Bit Serializer Selectable
    • CMOS: 4 Bits × 4
  • Timing Generator
    • Fast Transfer Clock: One Signal
    • Slow Transfer Clock: One Signal
  • LED Driver: Three Channels
    • Current: 60-mA/Channel Max,
      16-Steps/Channel
  • Timing Adjustment Resolution: tMCLK/48
  • Input Clamp/Input Reference Level Internal/
    External Selectable
  • Reference DAC: 0.5 V, 1.1 V, 1.5 V, 2 V
  • SPI: Three-Wire Serial
  • GPIO: Four-Port
  • Power (at 4-channel, LVDS, 3.3 V, without LED Driver):
    • VSP5620: 320 mW at 35 MSPS
    • VSP5621: 406 mW at 50 MSPS
    • VSP5622: 523 mW at 70 MSPS

The VSP5620/21/22 are high-speed, high-performance, 16-bit analog-to-digital-converters (ADCs) that have four independent sampling circuit channels for multi-output charge-coupled device (CCD) and complementary metal oxide semiconductor (CMOS) line sensors. Pixel data from the sensor are sampled by the sample/hold (SH) or correlated double sampler (CDS) circuit, and are then converted to digital data by an ADC. Data output is selectable in low-voltage differential signaling (LVDS) or CMOS modes.

The VSP5620/21/22 include a programmable gain to support the pixel level inflection caused by luminance and a built-in light-emitting diode (LED) driver to adjust the brightness. The integrated digital-to-analog-converter (DAC) can be used to adjust the offset level for the analog input signal. Furthermore, the timing generator (TG) is integrated in these devices for the control of sensor operation.

The VSP5620/21/22 use 1.65 V to 1.95 V for the core voltage and 3.0 V to 3.6 V for I/Os. The core voltage is supplied by a built-in low-dropout regulator (LDO).

The VSP5620/21/22 are high-speed, high-performance, 16-bit analog-to-digital-converters (ADCs) that have four independent sampling circuit channels for multi-output charge-coupled device (CCD) and complementary metal oxide semiconductor (CMOS) line sensors. Pixel data from the sensor are sampled by the sample/hold (SH) or correlated double sampler (CDS) circuit, and are then converted to digital data by an ADC. Data output is selectable in low-voltage differential signaling (LVDS) or CMOS modes.

The VSP5620/21/22 include a programmable gain to support the pixel level inflection caused by luminance and a built-in light-emitting diode (LED) driver to adjust the brightness. The integrated digital-to-analog-converter (DAC) can be used to adjust the offset level for the analog input signal. Furthermore, the timing generator (TG) is integrated in these devices for the control of sensor operation.

The VSP5620/21/22 use 1.65 V to 1.95 V for the core voltage and 3.0 V to 3.6 V for I/Os. The core voltage is supplied by a built-in low-dropout regulator (LDO).
filter その他の CCD/CIS 画像処理 AFE を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート 16-Bit, 4-Channel, CCD/CMOS Sensor AFE with LED Driver データシート (Rev. A) 2014/05/22

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
VQFN (RSL) 48 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ