AFE7769
- Quad transmitters based on direct up-conversion architecture:
- Up to 600 MHz of RF transmitted bandwidth per chain
- Quad receivers based on 0-IF down-conversion
architecture:
- Up to 200 MHz of RF received bandwidth per chain
- Feedback chain based on RF sampling ADC:
- Up to 600 MHz of RF received bandwidth
- RF frequency range: 600 MHz to 6 GHz
- Four wideband fractional-N PLL, VCO for TX and RX LO
- Dedicated integer-N PLL, VCO for data converters clock generation
- JESD204B and JESD204C SerDes interface support:
- 8 SerDes transceivers up to 29.5 Gbps
- 8b/10b and 64b/66b encoding
- 16-bit, 12-bit, 24-bit and 32-bit formatting
- Subclass 1 multi-device synchronization
- Package: 17-mm × 17-mm FCBGA, 0.8-mm pitch
The AFE7769 device is a high-performance, multichannel transceiver, integrating four direct up-conversion transmitter chains, four direct down-conversion receiver chains, and two wideband RF sampling digitizing auxiliary chains (feedback paths). The high dynamic range of the transmitter and receiver chains enables wireless base stations to generate and receive 2G, 3G, 4G, and 5G signals.
The low power dissipation and large channel integration of the AFE7769 allows the device to address the power and size constraints of 4G and 5G massive MIMO base stations. The wideband and high dynamic range feedback path can assist the Digital Pre-Distortion (DPD) of the power amplifiers in the transmitter chain. The fast SerDes speed can help reduce the number of lanes required to transfer the data in and out.
Each receiver chain of the AFE7769 includes a 28-dB range digital step attenuator (DSA), followed by a wideband passive IQ demodulator, and a baseband amplifier with integrated programmable antialiasing low pass filters, driving a continuous-time sigma-delta ADC. The RX chain can receive an instantaneous bandwidth (IBW) up to 200 MHz. Each receiver channel has two analog peak power detectors and various digital power detectors to assist an external or internal autonomous AGC control for receiver channels, and a RF overload detector for device reliability protection. The integrated QMC (quadrature mismatch compensation) algorithm is capable to continuously monitor and correct for the RX chain I and Q imbalance mismatch without the need to inject any specific signals or perform offline calibration.
Each transmitter chain includes two 14-bit, 3-Gsps IQ DACs, followed by a programmable reconstruction and DAC image rejection filter, an IQ modulator driving a wideband RF amplifier with 39-dB range gain control. The TX chain integrated QMC and LO leakage cancellation algorithms, leveraging the FB path can constantly track and correct for the TX chain IQ mismatch and LO leakage.
Each FB path is based on RF sampling architecture, and includes an input RF DSA driving a 14-bit, 3-Gsps RF ADC. The direct sampling architecture provides an inherently wideband receiver chain and simplifies the calibration of the TX chains impairments. The FB path integrates two independent NCO that allows a fast switching between two observed RF input bands.
The synthesizer section integrates four fractional-N RF PLL that can generate four different RF LO, allowing the device to support up to two different bands, each one configured as two transmitters, two receivers and one feedback paths.
추가 정보 요청
상용 무선 전용 AFE7769에 대한 전체 데이터 시트 및 기타 설계 자료를 참조하십시오. 지금 요청
다른 모든 애플리케이션의 경우 TI의 범용 RF 샘플링 AFE를 참조하십시오.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | AFE7769 Quad-Channel RF Transceiver With Feedback Path datasheet | PDF | HTML | 2019. 8. 8 | |
| 사용 설명서 | Interfacing AFE7769DEVM With the Hitek Agilex eSOM7 FPGA | PDF | HTML | 2023. 9. 28 | ||
| 애플리케이션 노트 | Using AFE77xx in a Digital Pre-distortion System (Rev. B) | 2021. 9. 2 | |||
| 애플리케이션 노트 | System Design Considerations when Upgrading from JESD204B to JESD204C (Rev. A) | 2021. 4. 5 | |||
| 애플리케이션 노트 | Time Division Duplexing (TDD) in AFE77xx Integrated Transceiver (Rev. A) | 2021. 4. 5 | |||
| 애플리케이션 노트 | AFE76xx, AFE77xx, and AFE79xx JESD204 Layer Testing | 2020. 4. 15 | |||
| 사용 설명서 | AFE77xx Latte GUI | PDF | HTML | 2019. 7. 25 | ||
| 애플리케이션 노트 | Temp Profile to Maintain Optimum FIT Performance | 2019. 7. 23 | |||
| 애플리케이션 노트 | Controlling Latte GUI from Python | 2019. 7. 8 | |||
| 애플리케이션 노트 | AFE77xx Power Solutions | 2019. 6. 25 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
AFE7769-3P5EVM — 3.5GHz를 지원하는 AFE7769 쿼드 채널 RF 트랜시버 평가 모듈
AFE7769-3P5 평가 모듈(EVM)은 AFE77xx 통합 RF 트랜시버 제품군을 평가하는 데 사용됩니다. AFE7769 및 AFE7799 장치는 최대 4개의 전송, 4개의 수신, 2개의 피드백 채널(4T4R2F)을 지원하고 데이터 컨버터 클록과 LO 생성을 위한 위상 동기 루프(PLL)와 전압 제어 오실레이터(VCO)를 통합하고, 600MHz~6GHz로 LO 주파수를 조정할 수 있습니다.
AFE7769-3P5EVM은 무선 주파수(RF) 발룬 및 매칭을 통합하여 3.3GHz~3.8GHz를 특별히 지원하지만 최대 6GHz까지 (...)
AFE7769EVM — AFE7769 쿼드 채널 RF 트랜시버 평가 모듈
AFE7769 평가 모듈(EVM)은 AFE77xx 통합 RF 트랜시버 제품군을 평가하는 데 사용됩니다. AFE77xx 장치는 최대 4개의 전송, 4개의 수신, 2개의 피드백 채널(4T4R2F)을 지원하고 데이터 컨버터 클록과 LO 생성을 위한 위상 동기 루프(PLL)와 전압 제어 오실레이터(VCO)를 통합하고, 600MHz~6GHz의 LO 주파수를 조정할 수 있습니다.
이 표준 EVM에는 600MHz ~ 2700 MHz를 지원하도록 RF 밸런스와 통합되어 있습니다. AFE77xx 디바이스는 최대 29.5Gbps까지 작동할 수 있는 (...)
HTK-3P-AGILEX-ESOM7 — HITEK Agilex eSOM7 with FMC+ connector to RF transceiver EVMs
The Hitek Systems eSOM7 interfaces with the AFE8092, AFE8030, AFE7952, and AFE7920 through an FPGA mezzanine card (FMC) connector. It provides a quick evaluation and prototyping platform for 5G wireless solutions based on Intel’s latest high-performance 10-nm Agilex F-Series FPGA.
ULTICHIP-3P-UC1046 — UC1046 및 AFE7769 기반의 Ultichip Communication Technology 소형 셀 솔루션
Ultichip Communication Technology Blade40은 Ultichip의 UC1046 DFE(디지털 프론트 엔드) 및 TI의 AFE7769 트랜시버 기반의 저비용, 고성능 Pico RU 솔루션으로, 4G LTE, 5G NR 또는 4G/5G 듀얼 모드를 지원합니다. Blade40의 출력 전력은 안테나당 최대 250mW입니다. 다른 구성을 사용자 지정하여 사용자 요구 사항을 충족할 수 있습니다.
Blade40은 4G/5G RRU의 전체 DFE 기능을 지원하며, 여기에는 사전 코딩 프로세싱, CFR(파고율 (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)
DATACONVERTERPRO-SW — 고속 데이터 컨버터 프로 GUI 설치 프로그램, v5.31
이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCBGA (ABJ) | 400 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.