홈 클록 및 타이밍 클록 버퍼
홈
클록 및 타이밍
클록 버퍼

CDCDB800

활성

PCIe® Gen 1~Gen 7용 8 출력 클록 버퍼

지금 주문하기
데이터 시트

CDCDB800

활성
데이터 시트 지금 주문하기

제품 상세 정보

Number of outputs 8 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 8 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
VQFN (RSL) 48 36 mm² 6 x 6
  • 8 LP-HCSL outputs with programmable integrated 85Ω (default) or 100Ω differential output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after PCIE Gen 7 filter: 11.3fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 6 filter: 16.1fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 5 filter: 25fs, RMS (maximum)
  • Additive phase jitter after DB2000Q filter: 38fs, RMS (maximum)
  • Supports Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns

  • Fail-safe input

  • Programmable output slew rate control

  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Current consumption: 72mA maximum
  • 6mm × 6mm, 48-pin VQFN package
  • 8 LP-HCSL outputs with programmable integrated 85Ω (default) or 100Ω differential output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after PCIE Gen 7 filter: 11.3fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 6 filter: 16.1fs, RMS (maximum)
  • Additive phase jitter after PCIE Gen 5 filter: 25fs, RMS (maximum)
  • Additive phase jitter after DB2000Q filter: 38fs, RMS (maximum)
  • Supports Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Output-to-output skew: < 50ps
  • Input-to-output delay: < 3ns

  • Fail-safe input

  • Programmable output slew rate control

  • 3.3V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Current consumption: 72mA maximum
  • 6mm × 6mm, 48-pin VQFN package

The CDCDB800 is a 8-output LP-HCSL, DB800ZL-compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus interface and eight output enable pins allow the configuration and control of all eight outputs individually. The CDCDB800 is a DB800ZL derivative buffer and meets or exceeds the system parameters in the DB800ZL specification. The device also meets or exceeds the parameters in the DB2000Q specification. The CDCDB800 is packaged in a 6mm × 6mm, 48-pin VQFN package.

The CDCDB800 is a 8-output LP-HCSL, DB800ZL-compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-7, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus interface and eight output enable pins allow the configuration and control of all eight outputs individually. The CDCDB800 is a DB800ZL derivative buffer and meets or exceeds the system parameters in the DB800ZL specification. The device also meets or exceeds the parameters in the DB2000Q specification. The CDCDB800 is packaged in a 6mm × 6mm, 48-pin VQFN package.
filter 기타 클록 버퍼 찾기
다운로드 스크립트와 함께 비디오 보기 비디오

관심 가지실만한 유사 제품

open-in-new 대안 비교
다른 핀 출력을 지원하지만 비교 대상 장치와 동일한 기능
CDCDB2000 활성 PCIe® Gen 1~Gen 7용 DB2000QL 호환 20개 출력 클록 버퍼 20-output, DB2000QL compliant version
CDCDB803 활성 선택 가능한 SMBus 주소를 지원하는 PCIe® Gen 1~Gen 6용 8출력 클록 버퍼 Slightly varied pinout to the CDCDB800
비교 대상 장치와 유사한 기능
CDCDB400 활성 PCIe® Gen 1~Gen 7용 4 출력 클록 버퍼 8 outputs vs 4 outputs

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하세요.
1개 모두 보기
상위 문서 유형 직함 형식 옵션 날짜
* Data sheet CDCDB800 DB800ZL-Compliant 8-Output Clock Buffer for PCIe Gen 1 to Gen 7 datasheet (Rev. C) PDF | HTML 2025/08/07

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

CDCDB800EVM — CDCDB800 평가 모듈은 PCIe® Gen 1~Gen 5 애플리케이션을 위한 8개 출력의 LP-HCSL 클록 버퍼

CDCDB800 평가 모듈(EVM)은 PCIe® Gen 1~Gen 5 애플리케이션, QPI(QuickPath Interconnect), UPI, SAS 및 SATA 인터페이스에 대한 레퍼런스 클록을 배포할 수 있는 8개 출력의 LP-HCSL, DB800ZL 규격 준수 클록 버퍼입니다. SMBus 인터페이스 및 8개의 출력 활성화 핀을 통해 8개 출력 모두를 개별적으로 구성 및 제어할 수 있습니다. CDCDB800은 DB800ZL 파생 버퍼이며 DB800ZL 및 DB2000Q 사양의 시스템 매개 변수를 충족하거나 초과합니다.
사용 설명서: PDF | HTML
TI.com에서 구매할 수 없음
지원 소프트웨어

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드 옵션
시뮬레이션 모델

CDCDB800 IBIS model

SNAM247.ZIP (30 KB) - IBIS Model
다운로드
설계 툴

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어
다운로드 옵션
거버(Gerber) 파일

CDCDB800EVM Gerber Files

SNAC094.ZIP (720 KB)
다운로드
거버(Gerber) 파일

CDCDB800EVM Altium Design Files

SNAR045.ZIP (1989 KB)
다운로드
시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
요청
패키지 핀 CAD 기호, 풋프린트 및 3D 모델
VQFN (RSL) 48 Ultra Librarian
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상