CDCLVC1310
- High-Performance Crystal Buffer With Ultralow Noise
Floor of –169 dBc/Hz - Additive Phase Noise/Jitter Performance Is
25 fsRMS (Typ.) - Level Translation With 3.3-V or 2.5-V Core and
3.3-V, 2.5-V, 1.8-V, or 1.5-V Output Supply - Device inputs consist of primary, secondary,
and crystal inputs, and manually selectable
(through pins) using the input MUX. The primary
and secondary inputs can accept LVPECL, LVDS,
HCSL, SSTL or LVCMOS signals and crystal input.- Crystal Frequencies Supported Are From
8 MHz to 50 MHz - Differential and Single-Ended Input Frequencies
Supported Are up to 200 MHz
- Crystal Frequencies Supported Are From
- 10 Single-Ended LVCMOS Outputs. The outputs can
operate at 1.5-V, 1.8-V, 2.5-V or 3.3-V
Power-Supply Voltage.- LVCMOS Outputs Operate up to 200 MHz
- Output Skew Is 30 ps (Typical)
- Total Propagation Delay Is 2 ns (Typical)
- Synchronous and Glitch-Free Output Enable Is
Available
- Offered in QFN-32 5-mm × 5-mm Package With
Industrial Temperature Range of –40°C to 85°C - Can Overdrive Crystal Input With LVCMOS Signal up to 50 MHz
The CDCLVC1310 is a highly versatile, low-jitter, low-power clock fanout buffer which can distribute to ten low-jitter LVCMOS clock outputs from one of three inputs, whose primary and secondary inputs can feature differential or single-ended signals and crystal input. Such a buffer is good for use in a variety of mobile and wired infrastructure, data communication, computing, low-power medical imaging, and portable test and measurement applications. When the input is an illegal level, the output is at a defined state. One can set the core to 2.5 V or 3.3 V, and output to 1.5 V, 1.8 V, 2.5 V or 3.3 V. Pin programming easily configures the CDCLVC1310. The overall additive jitter performance is 25 fsRMS (typical). The CDCLVC1310 comes in a small 32-pin 5-mm × 5-mm QFN package.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | Ten-Output Low-Jitter Low-Power Clock Buffer and Level Translator datasheet (Rev. E) | 2014. 1. 6 | ||
| 애플리케이션 노트 | Crystal Oscillator Performance of the CDCLVC1310 | 2012. 8. 9 | |||
| 애플리케이션 노트 | Phase Noise Performance of CDCLVC1310 | 2012. 1. 26 | |||
| 사용 설명서 | 10-Output Low Jitter Low Power Differential to LVCMOS Clock Buffer - Evaluation | 2011. 11. 29 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
CDCLVC1310-EVM — CDCLVC1310 평가 모듈
The CDCLVC1310 is a highly versatile, low jitter and low power clock fan out buffer, which distributes up to ten low jitter LVCMOS clock outputs. The clock is derived from one of three inputs, whose primary and secondary inputs feature differential or single-ended signals and the third input is a (...)
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.