LMK03000
- Integrated VCO with Very Low Phase Noise Floor
- Integrated Integer-N PLL with Outstanding Normalized Phase Noise Contribution of -224 dBc/Hz
- VCO Divider Values of 2 to 8 (All Divides)
- Channel Divider Values of 1, 2 to 510 (even divides)
- LVDS and LVPECL Clock Outputs
- Partially Integrated Loop Filter
- Dedicated Divider and Delay Blocks on Each Clock Output
- Pin Compatible Family of Clocking Devices
- 3.15 to 3.45 V Operation
- Package: 48 Pin WQFN (7.0 x 7.0 x 0.8 mm)
- 200 fs RMS Clock Generator Performance (10 Hz to 20 MHz) with a Clean Input Clock
All trademarks are the property of their respective owners.
The LMK03000 family of precision clock conditioners combine the functions of jitter cleaning/reconditioning, multiplication, and distribution of a reference clock. The devices integrate a Voltage Controlled Oscillator (VCO), a high performance Integer-N Phase Locked Loop (PLL), a partially integrated loop filter, and up to eight outputs in various LVDS and LVPECL combinations.
The VCO output is optionally accessible on the Fout port. Internally, the VCO output goes through a VCO Divider to feed the various clock distribution blocks.
Each clock distribution block includes a programmable divider, a phase synchronization circuit, a programmable delay, a clock output mux, and an LVDS or LVPECL output buffer. This allows multiple integer-related and phase-adjusted copies of the reference to be distributed to eight system components.
The clock conditioners come in a 48-pin WQFN package and are footprint compatible with other clocking devices in the same family.
관심 가지실만한 유사 제품
비교 대상 장치와 유사한 기능.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 | |
|---|---|---|---|---|---|---|
| * | 데이터 시트 | LMK03000 Family Precision Clock Conditioner with Integrated VCO datasheet (Rev. O) | 2013. 3. 15 | |||
| 애플리케이션 노트 | AN-1865 Frequency Synthesis and Planning for PLL Architectures (Rev. C) | 2013. 4. 26 | ||||
| 애플리케이션 노트 | AN-1734 Using the LMK03000C to Clean Recovered Clocks (Rev. B) | 2013. 4. 26 | ||||
| 애플리케이션 노트 | AN-2006 Synchronizing a DP83640 PTP Master to a GPS Receiver (Rev. A) | 2013. 4. 26 | ||||
| 애플리케이션 노트 | High Speed ADCs with Interfacing, Driving and Clocking Schemes (Rev. A) | 2013. 4. 26 | ||||
| 애플리케이션 노트 | Phase Synchronization with Multiple Devices and Frequencies (Rev. A) | 2013. 4. 26 | ||||
| 애플리케이션 노트 | AN-1821 CPRI Repeater System (Rev. A) | 2013. 4. 26 | ||||
| 애플리케이션 노트 | Generating Precision Clocks for Time- Interleaved ADCs | 2007. 8. 2 | ||||
| 설계 가이드 | Clock Conditioner Owner's Manual | 2006. 11. 10 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
CODELOADER — CodeLoader Device Register Programming v4.19.0
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | (...) |
CLOCKDESIGNTOOL — Clock Design Tool Software
클록 설계 툴 소프트웨어는 타이밍 디바이스 솔루션의 부품 선택, 루프 필터 설계 및 시뮬레이션에 도움이 됩니다. 원하는 출력 주파수와 레퍼런스 주파수(옵션)를 입력하면 도구는 지정된 요구 사항, 디바이더 값 및 지터를 최소화하기 위한 권장 루프 필터를 충족하는 TI 디바이스를 제공합니다.
CLOCKDESIGNTOOL 튜토리얼 비디오
어떤 소프트웨어를 사용하나요?
제품 | 루프 필터 및 장치 구성 + 시뮬레이션 | 시뮬레이션 툴 | 장치 등록 (...) |
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |