제품 상세 정보

Function Cascaded PLLs Number of outputs 7 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.29 Output frequency (max) (MHz) 1296 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Cascaded PLLs Number of outputs 7 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.29 Output frequency (max) (MHz) 1296 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
WQFN (RHS) 48 49 mm² 7 x 7

  • Cascaded PLLatinum PLL Architecture
  • PLL1
  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2
  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance
  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

  • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video

  • Cascaded PLLatinum PLL Architecture
  • PLL1
  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2
  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance
  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

  • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video

  • The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.


    The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.


    다운로드 스크립트와 함께 비디오 보기 동영상

    관심 가지실만한 유사 제품

    open-in-new 대안 비교
    비교 대상 장치와 유사한 기능
    LMK01000 활성 3 LVDS 및 5 LVPECL 출력을 지원하는 1.6GHz 고성능 클록 버퍼, 디바이더 및 분배기 LMK04808( it has additional features and better performance)

    기술 자료

    star =TI에서 선정한 이 제품의 인기 문서
    검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
    9개 모두 보기
    유형 직함 날짜
    * Data sheet LMK04000 Family Low-Noise Clock Jitter Cleaner with Cascaded PLLs datasheet (Rev. J) 2011/09/19
    User guide LMK040xx Evaluation Board User's Guide (Rev. B) 2015/01/08
    Application note AN-1734 Using the LMK03000C to Clean Recovered Clocks (Rev. B) 2013/04/26
    Application note AN-1821 CPRI Repeater System (Rev. A) 2013/04/26
    Application note AN-1865 Frequency Synthesis and Planning for PLL Architectures (Rev. C) 2013/04/26
    Application note AN-1910 LMK04000 Family Phase Noise Characterization (Rev. A) 2013/04/26
    Application note AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) 2013/04/26
    Application note Phase Synchronization with Multiple Devices and Frequencies (Rev. A) 2013/04/26
    Design guide Clock Conditioner Owner's Manual 2006/11/10

    설계 및 개발

    추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

    소프트웨어 프로그래밍 도구

    CODELOADER CodeLoader Device Register Programming v4.19.0

    The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

    Which software do I use?

    Product

    (...)

    지원되는 제품 및 하드웨어

    지원되는 제품 및 하드웨어

    제품
    클록 생성기
    LMK02000 통합 PLL 및 3 LVDS/5 LVPECL 출력을 지원하는 1~800MHz, 정밀 클록 분배기 LMK02002 통합 PLL 및 4개의 LVPECL 출력을 지원하는 1~800MHz, 정밀 클록 분배기 LMK03000 1185~1296MHz, 800fs RMS 지터, 정밀 클록 조절기(VCO 통합) LMK03001 1470~1570MHz, 800fs RMS 지터, 정밀 클록 조절기(VCO 통합) LMK03002 통합 VCO를 지원하는 1566~1724MHz, 800fs RMS 지터, 정밀 클록 조절기 LMK03033 통합 VCO를 지원하는 1843~2160MHz, 800fs RMS 지터, 정밀 클록 조절기 LMK03200 정밀 0지연 클록 조절기(VCO 통합) LMK03806 14개의 출력을 갖춘 초저지터 클록 제너레이터
    RF PLL 및 신시사이저
    LMX2430 RF 개인 통신용 3.0GHz/0.8GHz PLLatinum 듀얼 고주파 신시사이저 LMX2433 RF 개인 통신용 3.6GHz/1.7GHz PLLatinum 듀얼 고주파 신시사이저 LMX2434 RF 개인 통신을 위한 5.0GHz/2.5GHz PLLatinum 저전력 듀얼 주파수 신시사이저 LMX2470 800MHz 정수-N PLL을 지원하는 2.6GHz 델타 시그마 분수-N PLL LMX2485 RF 개인 통신용 500MHz~3GHz 델타-시그마 저전력 듀얼 PLL LMX2485E RF 개인 통신을 위한 50MHz~3GHz 델타 시그마 저전력 듀얼 PLL LMX2485Q-Q1 500MHz~3GHz 오토모티브 델타-시그마 저전력 듀얼 PLL LMX2486 RF 개인 통신을 위한 1GHz~4.5GHz 델타 시그마 저전력 듀얼 PLL LMX2487 1~6GHz 델타-시그마 저전력 듀얼 PLLatinum 주파수 신시사이저(3.0GHz 정수 PLL 지원) LMX2487E RF 개인 통신을 위한 3GHz~7.5GHz 델타-시그마 저전력 듀얼 PLL LMX2502 VCO가 통합된 주파수 신시사이저 시스템 LMX2522 통합 VCO를 지원하는 PLLatinum 듀얼 주파수 신시사이저 시스템 LMX2531 통합 VCO를 갖춘 고성능 주파수 신시사이저 시스템 LMX2541 통합 VCO를 갖춘 초저잡음 PLLatinum 주파수 신시사이저 LMX2581 통합 VCO를 지원하는 3.76GHz 광대역 주파수 신시사이저
    클록 버퍼
    LMK01000 3 LVDS 및 5 LVPECL 출력을 지원하는 1.6GHz 고성능 클록 버퍼, 디바이더 및 분배기 LMK01010 8개의 LVDS 출력을 지원하는 1.6GHz 고성능 클록 버퍼, 디바이더 및 분배기 LMK01020 8개의 LVPECL 출력을 지원하는 1.6GHz 고성능 클록 버퍼, 디바이더 및 분배기 LMK01801 듀얼 클록 분배
    클록 지터 클리너
    LMK04000 계단식 PLL을 지원하는 정밀 클록 조절기 저잡음 클록 지터 클리너 LMK04001 1430~1570MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC용 출력 3개 + LVCOMS용 출력 4개 LMK04002 1600~1750MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC용 3 출력 + LVCOMS용 4 출력 LMK04010 1185~1296MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC용 출력 5개 LMK04011 1430~1570MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC용 5 출력 LMK04031 1430~1570MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC+LVDS+LVCOMS용 출력 2개 LMK04033 1840~2160MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC+LVDS+LVCOMS용 2 출력 LMK04100 정밀 클록 조절기 지터 클리너(계단식 PLL 지원) LMK04101 1430~1570MHz VCO가 통합된 지터 클리너: LVCOMS용 2VPEC/LVPEC+4 출력용 3 출력 LMK04102 1600~1750MHz VCO가 통합된 지터 클리너: LVCOMS용 2VPEC/LVPEC+4 출력용 3 출력 LMK04110 1185~1296MHz VCO가 통합된 지터 클리너: 2VPEC/LVPEC용 5 출력 LMK04111 1430~1570MHz VCO가 통합된 지터 클리너: 2VPEC/LVPEC용 5 출력 LMK04131 1430~1570MHz VCO가 통합된 지터 클리너: 2VPEC/LVPEC+LVDS+LVCOMS용 2 출력 LMK04133 1840~2160MHz VCO가 통합된 지터 클리너: 2VPEC/LVPEC+LVDS+LVCOMS용 2 출력 LMK04208 6개의 프로그래머블 출력을 갖춘 초저잡음 클록 지터 클리너 LMK04228 이중 루프 PLL을 갖춘 초저잡음 클록 지터 클리너 LMK04806 이중 계단식 PLL 및 통합 2.5GHz VCO를 갖춘 저잡음 클록 지터 클리너 LMK04808 듀얼 루프 PLL 및 통합 2.9GHz VCO를 갖춘 저잡음 클록 지터 클리너 LMK04816 듀얼 루프 PLL을 갖춘 3 입력의 저잡음 클록 지터 클리너 LMK04821 초저지터 신시사이저 및 지터 클리너(JESD204B 지원) LMK04826 1840~1970MHz VCO0이 통합된 초저잡음 JESD204B 준수 클록 지터 클리너 LMK04906 6개의 프로그래밍 가능한 출력을 갖춘 저잡음 클록 지터 클리너/곱셈기
    하드웨어 개발
    평가 보드
    LMK00301EVAL LMK00301 평가 보드 LMK01000EVAL 1.6GHz 저잡음 클록 버퍼, 디바이더 및 분배기 LMK03033CEVAL VCO가 통합된 정밀 클록 조절기 (1843-1260MHz) LMK03806BEVAL LMK03806B 평가 보드
    지원 소프트웨어

    CLOCKDESIGNTOOL Clock Design Tool Software

    The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

    지원되는 제품 및 하드웨어

    지원되는 제품 및 하드웨어

    제품
    클록 생성기
    LMK02000 통합 PLL 및 3 LVDS/5 LVPECL 출력을 지원하는 1~800MHz, 정밀 클록 분배기 LMK02002 통합 PLL 및 4개의 LVPECL 출력을 지원하는 1~800MHz, 정밀 클록 분배기 LMK03000 1185~1296MHz, 800fs RMS 지터, 정밀 클록 조절기(VCO 통합) LMK03001 1470~1570MHz, 800fs RMS 지터, 정밀 클록 조절기(VCO 통합) LMK03002 통합 VCO를 지원하는 1566~1724MHz, 800fs RMS 지터, 정밀 클록 조절기 LMK03033 통합 VCO를 지원하는 1843~2160MHz, 800fs RMS 지터, 정밀 클록 조절기 LMK03200 정밀 0지연 클록 조절기(VCO 통합) LMK03806 14개의 출력을 갖춘 초저지터 클록 제너레이터
    RF PLL 및 신시사이저
    LMX2430 RF 개인 통신용 3.0GHz/0.8GHz PLLatinum 듀얼 고주파 신시사이저 LMX2433 RF 개인 통신용 3.6GHz/1.7GHz PLLatinum 듀얼 고주파 신시사이저 LMX2434 RF 개인 통신을 위한 5.0GHz/2.5GHz PLLatinum 저전력 듀얼 주파수 신시사이저 LMX2485 RF 개인 통신용 500MHz~3GHz 델타-시그마 저전력 듀얼 PLL LMX2485E RF 개인 통신을 위한 50MHz~3GHz 델타 시그마 저전력 듀얼 PLL LMX2485Q-Q1 500MHz~3GHz 오토모티브 델타-시그마 저전력 듀얼 PLL LMX2486 RF 개인 통신을 위한 1GHz~4.5GHz 델타 시그마 저전력 듀얼 PLL LMX2487 1~6GHz 델타-시그마 저전력 듀얼 PLLatinum 주파수 신시사이저(3.0GHz 정수 PLL 지원) LMX2487E RF 개인 통신을 위한 3GHz~7.5GHz 델타-시그마 저전력 듀얼 PLL LMX2531 통합 VCO를 갖춘 고성능 주파수 신시사이저 시스템 LMX2541 통합 VCO를 갖춘 초저잡음 PLLatinum 주파수 신시사이저 LMX2581 통합 VCO를 지원하는 3.76GHz 광대역 주파수 신시사이저
    클록 버퍼
    LMK00301 3GHz, 10개 출력의 차동 팬아웃 버퍼/레벨 변환기 LMK00304 4개의 구성 가능한 출력을 지원하는 3.1GHz 차동 클록 버퍼/레벨 트랜스레이터 LMK00306 6개의 구성 가능 출력을 지원하는 3.1GHz 차동 클록 버퍼/레벨 트랜스레이터 LMK00308 8개의 구성 가능한 출력을 지원하는 3.1GHz 차동 클록 버퍼/레벨 트랜스레이터 LMK01000 3 LVDS 및 5 LVPECL 출력을 지원하는 1.6GHz 고성능 클록 버퍼, 디바이더 및 분배기 LMK01010 8개의 LVDS 출력을 지원하는 1.6GHz 고성능 클록 버퍼, 디바이더 및 분배기 LMK01020 8개의 LVPECL 출력을 지원하는 1.6GHz 고성능 클록 버퍼, 디바이더 및 분배기 LMK01801 듀얼 클록 분배
    클록 지터 클리너
    LMK04000 계단식 PLL을 지원하는 정밀 클록 조절기 저잡음 클록 지터 클리너 LMK04001 1430~1570MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC용 출력 3개 + LVCOMS용 출력 4개 LMK04002 1600~1750MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC용 3 출력 + LVCOMS용 4 출력 LMK04010 1185~1296MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC용 출력 5개 LMK04011 1430~1570MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC용 5 출력 LMK04031 1430~1570MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC+LVDS+LVCOMS용 출력 2개 LMK04033 1840~2160MHz VCO를 갖춘 저잡음 지터 클리너: 2VPEC/LVPEC+LVDS+LVCOMS용 2 출력 LMK04100 정밀 클록 조절기 지터 클리너(계단식 PLL 지원) LMK04101 1430~1570MHz VCO가 통합된 지터 클리너: LVCOMS용 2VPEC/LVPEC+4 출력용 3 출력 LMK04102 1600~1750MHz VCO가 통합된 지터 클리너: LVCOMS용 2VPEC/LVPEC+4 출력용 3 출력 LMK04110 1185~1296MHz VCO가 통합된 지터 클리너: 2VPEC/LVPEC용 5 출력 LMK04111 1430~1570MHz VCO가 통합된 지터 클리너: 2VPEC/LVPEC용 5 출력 LMK04131 1430~1570MHz VCO가 통합된 지터 클리너: 2VPEC/LVPEC+LVDS+LVCOMS용 2 출력 LMK04133 1840~2160MHz VCO가 통합된 지터 클리너: 2VPEC/LVPEC+LVDS+LVCOMS용 2 출력 LMK04208 6개의 프로그래머블 출력을 갖춘 초저잡음 클록 지터 클리너 LMK04228 이중 루프 PLL을 갖춘 초저잡음 클록 지터 클리너 LMK04806 이중 계단식 PLL 및 통합 2.5GHz VCO를 갖춘 저잡음 클록 지터 클리너 LMK04808 듀얼 루프 PLL 및 통합 2.9GHz VCO를 갖춘 저잡음 클록 지터 클리너 LMK04816 듀얼 루프 PLL을 갖춘 3 입력의 저잡음 클록 지터 클리너 LMK04826 1840~1970MHz VCO0이 통합된 초저잡음 JESD204B 준수 클록 지터 클리너 LMK04828 2370~2630MHz VCO0이 통합된 초저잡음 JESD204B 준수 클록 지터 클리너 LMK04906 6개의 프로그래밍 가능한 출력을 갖춘 저잡음 클록 지터 클리너/곱셈기
    시뮬레이션 모델

    LMK04000 IBIS Model

    SNOM110.ZIP (52 KB) - IBIS Model
    설계 툴

    CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어

    Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
    시뮬레이션 툴

    PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

    TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

    TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
    패키지 CAD 기호, 풋프린트 및 3D 모델
    WQFN (RHS) 48 Ultra Librarian

    주문 및 품질

    포함된 정보:
    • RoHS
    • REACH
    • 디바이스 마킹
    • 납 마감/볼 재질
    • MSL 등급/피크 리플로우
    • MTBF/FIT 예측
    • 물질 성분
    • 인증 요약
    • 지속적인 신뢰성 모니터링
    포함된 정보:
    • 팹 위치
    • 조립 위치

    권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

    지원 및 교육

    TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

    콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

    품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

    동영상