LMK1C1108
- High-performance 1:6 and 1:8 LVCMOS clock buffer
- Very low output skew < 55 ps
- Extremely low additive jitter < 25-fs nominal
- 12-fs typical at VDD = 3.3 V
- 15-fs typical at VDD = 2.5 V
- 28-fs typical at VDD = 1.8 V
- Very low propagation delay < 3 ns
- Synchronous output enable
- Supply voltage: 3.3 V, 2.5 V, or 1.8 V
- 3.3-V tolerant input at all supply voltages
- Fail-safe inputs
- Industry high ESD rating of 9000 V HBM
- fmax = 250 MHz for 3.3 V fmax = 200-MHz for 2.5 V and 1.8 V
- Operating temperature range: –40°C to 125°C
- Available in 14-pin and 16-pin TSSOP package
The LMK1C110x is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments. The entire family is designed with a modular approach in mind. Five different fan-out variations, 1:2, 1:3, 1:4, 1:6 and 1:8 are available.
All of the devices within this family are pin-compatible to each other and backwards compatible to the CDCLVC110x family for easy handling.
All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.
The LMK1C110x supports a synchronous output enable control (1G) which switches the outputs into a low state when 1G is low. These devices have a fail-safe input that prevents oscillation at the outputs in the absence of an input signal and allows for input signals before VDD is supplied.
The LMK1C110x family operates in a 1.8-V, 2.5-V and 3.3-V environment and are characterized for operation from –40°C to 125°C.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | LMK1C110x 1.8-V, 2.5-V, and 3.3-V LVCMOS Clock Buffer Family datasheet (Rev. A) | PDF | HTML | 2022. 1. 20 | |
| 애플리케이션 노트 | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024. 9. 3 | ||
| 인증서 | LMK1C1108EVM EU RoHS Declaration of Comformity (DoC) | 2020. 11. 18 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK1C1108EVM — LMK1C1108 저지터 1:8 LVCMOS 팬 아웃 버퍼 평가 모듈
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.