LMK1C1104
- High-performance 1:2, 1:3 or 1:4 LVCMOS clock buffer
- Very low output skew < 50 ps
- Extremely low additive jitter < 50 fs maximum
- 7.5 fs typical at VDD = 3.3 V
- 10 fs typical at VDD = 2.5 V
- 19.2 fs typical at VDD = 1.8 V
- Very low propagation delay < 3 ns
- Synchronous output enable
- Supply voltage: 3.3 V, 2.5 V, or 1.8 V
- 3.3-V tolerant input at all supply voltages
- Fail-safe inputs
- fmax = 250 MHz for 3.3 V fmax = 200 MHz for 2.5 V and 1.8 V
- Operating temperature range: –40°C to 125°C
- Available in 8-pin TSSOP package
- Available in 8-pin WSON package
The LMK1C110x is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments. The entire family is designed with a modular approach in mind. Three different fan-out variations, 1:2, 1:3, 1:4, are available.
All of the devices within this family are pin-compatible to each other and backwards compatible to the CDCLVC110x family for easy handling.
All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.
The LMK1C110x supports a synchronous output enable control (1G) which switches the outputs into a low state when 1G is low. These devices have a fail-safe input that prevents oscillation at the outputs in the absence of an input signal and allows for input signals before VDD is supplied.
The LMK1C110x family operates in a 1.8-V, 2.5-V and 3.3-V environment and are characterized for operation from –40°C to 125°C.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | LMK1C110x 1.8-V, 2.5-V, and 3.3-V LVCMOS Clock Buffer Family datasheet (Rev. D) | PDF | HTML | 2022. 2. 18 | |
| 애플리케이션 노트 | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024. 9. 3 | ||
| 애플리케이션 노트 | EMC/EMI Compliant Design for Single Pair Ethernet | PDF | HTML | 2023. 7. 22 | ||
| 사용 설명서 | LMK1C1104 Low-Additive, Phase-Noise LVCMOS Clock Buffer Evaluation Board (Rev. A) | PDF | HTML | 2020. 12. 10 | ||
| 애플리케이션 노트 | Clocking for Medical Ultrasound Systems (Rev. A) | PDF | HTML | 2020. 9. 30 | ||
| 애플리케이션 노트 | LMK1C110x Key Performance in System Level (Rev. A) | 2020. 3. 10 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
AM261-SOM-EVM — AM261x 제어 시스템 온 모듈(SOM) 평가 모듈
LMK1C1104DFNEVM — LMK1C1104 저지터 1:4 LVCMOS 팬 아웃 버퍼 DFN 평가 모듈
LMK1C1104EVM — LMK1C1104 저지터 1:4 LVCMOS 팬 아웃 버퍼 평가 모듈
LMK1C1108EVM — LMK1C1108 저지터 1:8 LVCMOS 팬 아웃 버퍼 평가 모듈
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
클록 트리 아키텍트는 시스템 요구 사항에 따라 클록 트리 솔루션을 생성하여 설계 프로세스를 간소화하는 클록 트리 합성 툴입니다. 이 툴은 광범위한 클로킹 제품 데이터베이스에서 데이터를 가져와 시스템 수준의 다중 칩 클로킹 솔루션을 생성합니다.
PLLATINUMSIM-SW — PLL 루프 필터, 위상 잡음, 잠금 시간, 스퍼 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
PMP23630 — HVDC 30kW PSU용 데이터센터 레퍼런스 설계
이 레퍼런스 설계는 HVDC(고전압 DC) 출력을 지원하는 2단계의 고효율 30kW 전원 공급 장치입니다. 첫 번째 단계는 3상 입력 소스에서 실행되는 3레벨 플라잉 커패시터 PFC(역률 보정) 컨버터입니다. PFC 제어는 TMS320F28P650DK 고성능 마이크로컨트롤러로 구현됩니다. 플라잉 커패시터 토폴로지는 인덕터의 주파수 배가 효과로 인해 이전 토폴로지(예: Vienna 정류기) 대신 선택되었습니다. 이러한 배가 효과를 통해 인덕터가 더 작아지고 효율이 더 높아집니다. PFC 다음 단계는 2개의 Δ-Δ 연결 3상 (...)
TIDA-010230 — 레이더 및 EW 애플리케이션을 위한 멀티 채널 RF 트랜시버, 저잡음 클로킹 레퍼런스 설계
TIDA-010244 — 3상 션트 기반 에너지 계측 레퍼런스 설계
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| TSSOP (PW) | 8 | Ultra Librarian |
| WSON (DQF) | 8 | Ultra Librarian |
주문 및 품질
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.