LMK5C22212A
- Ultra-low jitter BAW VCO based Wireless Infrastructure and Ethernet clocks
- 40fs typical/ 57fs maximum RMS jitter at 491.52MHz
- 50fs typical/ 62fs maximum RMS jitter at 245.76MHz
-
2 high-performance Digital Phase Locked Loops (DPLLs) with 2 Analog Phase Locked Loops (APLLs)
- Programmable DPLL loop filter bandwidth from 1mHz to 4kHz
- < 1ppt DCO frequency adjustment step size
- 2 differential or single-ended DPLL inputs
- 1Hz (1PPS) to 800MHz input frequency
- Digital Holdover and Hitless Switching
- 12 differential outputs with programmable HSDS, AC-LVPECL, LVDS and HSCL formats
- Up to 16 total frequency outputs when configured with 6 LVCMOS frequency outputs on OUT0_P/N, OUT1_P/N, GPIO1 and GPIO2 and 10 differential outputs on OUT2_P/N to OUT11_P/N
- 1Hz (1PPS) to 1250MHz output frequency with programmable swing and common mode
- PCIe Gen 1 to 6 compliant
- I2C or 3-wire/4-wire SPI
The LMK5C22212A is a high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of wireless communications and infrastructure applications.
The network synchronizer integrates 2 DPLLs to provide hitless switching and jitter attenuation with programmable loop bandwidth and no external loop filters, maximizing flexibility and ease of use. Each DPLL phase locks a paired APLL to a reference input.
APLL1 features ultra high performance PLL with TI’s proprietary Bulk Acoustic Wave (BAW) technology (known as the BAW APLL) and can generate output clocks with 40fs typical / 60fs maximum 12kHz to 20MHz RMS jitter at 491.52MHz, independent of the jitter and frequency of the XO and DPLL reference inputs. APLL2/DPLL2 provides an option for a second frequency and/or synchronization domain.
Reference validation circuitry monitors the DPLL reference clocks and performs a hitless switch between inputs upon detecting a switchover event. Zero-Delay Mode (ZDM) and phase cancellation can be enabled to control the phase relationship from input to outputs.
The device is fully programmable through I2C or SPI. The integrated EEPROM can be used to customize system start-up clocks. The device also features factory default ROM profiles as fallback options.
기술 자료
| 상위 문서 | 유형 | 직함 | 형식 옵션 | 최신 영어 버전 다운로드 | 날짜 |
|---|---|---|---|---|---|
| * | 데이터 시트 | LMK5C22212A 2-DPLL 2-APLL 2-IN 12-OUT Network Synchronizer With JESD204B/C and BAW for Wireless Communications datasheet | PDF | HTML | 2024. 11. 22 | |
| 애플리케이션 노트 | Termination Guidelines for Differential and Single-Ended Signals | PDF | HTML | 2025. 12. 10 | ||
| 사용 설명서 | LMK5C22212A Programmer's Guide (Rev. A) | PDF | HTML | 2025. 11. 17 | ||
| 애플리케이션 노트 | Oscillator Power Considerations for PLL Devices | PDF | HTML | 2025. 10. 30 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
LMK5B12212EVM — LMK5B12212 평가 모듈
LMK5B12212는은 LMK5B12212 네트워크 클록 제너레이터 및 싱크로나이저에 대한 평가 모듈(EVM)입니다. 이 EVM은 장치 평가, 규정 준수 테스트 및 시스템 프로토타이핑에 활용할 수 있습니다. LMK5B12212는 3개의 아날로그 PLL(APLL) 및 3개의 디지털 PLL(DPLL)을 프로그래머블 루프 대역폭에 결합합니다. 이 EVM에는 클록 입력, 오실레이터 입력 및 클록 출력을 위한 SMA 커넥터가 포함되어 있어 50Ω 테스트 장비와 상호 작용합니다. 온보드 TCXO를 이용하면 LMK5B12212를 자유 실행, (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
텍사스 인스트루먼트 클록 및 신시사이저(TICS) Pro 소프트웨어는 다음 접두사를 사용하여 제품 번호의 평가 모듈(EVM)을 프로그래밍하는 데 사용됩니다. CDC, LMK 및 LMX. 이러한 제품에는 위상 동기 루프 및 전압 제어 오실레이터(PLL+VCO), 신시사이저 및 클로킹 디바이스가 포함되어 있습니다.
CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |