首頁 邏輯元件和電壓轉換 正反器、鎖存器和暫存器 D 型正反器
首頁
邏輯元件和電壓轉換
正反器、鎖存器和暫存器
D 型正反器

SN74LVC1G175

現行

具有非同步清除功能的單路 D 型正反器

立即訂購
產品規格表

SN74LVC1G175

現行
產品規格表 立即訂購

產品詳細資料

Number of channels 1 Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 150 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
Number of channels 1 Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 150 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Supports Down Translation to VCC
  • Max tpd of 4.3 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Supports Down Translation to VCC
  • Max tpd of 4.3 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per
    JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This single D-type flip-flop is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G175 device has an asynchronous clear (CLR) input. When CLR is high, data from the input pin (D) is transferred to the output pin (Q) on the clock's (CLK) rising edge. When CLR is low, Q is forced into the low state, regardless of the clock edge or data on D.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This single D-type flip-flop is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G175 device has an asynchronous clear (CLR) input. When CLR is high, data from the input pin (D) is transferred to the output pin (Q) on the clock's (CLK) rising edge. When CLR is low, Q is forced into the low state, regardless of the clock edge or data on D.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
filter 尋找其它 D 型正反器
下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
可直接投入的替代產品，相較於所比較的裝置，具備升級功能
SN74AUP1G74 現行 低功耗單路正緣觸發 D 型正反器 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 30
類型 標題 日期
* Data sheet SN74LVC1G175 Single D-Type Flip-Flop With Asynchronous Clear datasheet (Rev. G) PDF | HTML 2015年 6月 30日
Product overview Generate an Enable Signal that can be Toggled PDF | HTML 2023年 6月 14日
Application note Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Application note Push-Button Circuit (Rev. B) 2017年 11月 1日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
User guide Signal Switch Data Book (Rev. A) 2003年 11月 14日
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note LVC Characterization Information 1996年 12月 1日
Application note Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
Application note Live Insertion 1996年 10月 1日
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
Application note Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日
Selection guide Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
TI.com 無法提供
開發板

5-8-NL-LOGIC-EVM — 支援 5 至 8 針腳 DPW、DQE、DRY、DSF、DTM、DTQ 和 DTT 封裝的通用邏輯和轉譯 EVM

支援任何具 DTT、DRY、DPW、DTM、DQE、DQM、DSF 或 DTQ 封裝的邏輯或轉換裝置之通用 EVM。可實現靈活評估的電路板設計。

使用指南: PDF | HTML
TI.com 無法提供
模擬型號

HSPICE MODEL OF SN74LVC1G175

SCEJ203.ZIP (87 KB) - HSpice Model
下載
模擬型號

SN74LVC1G175 IBIS Model (Rev. A)

SCEM412A.ZIP (44 KB) - IBIS Model
下載
參考設計

TIDA-01081 — 機械視覺的 LED 照明控制參考設計

此 LED 照明控制參考設計展現了驅動與控制多個高功率發光二極體 (LED) 串列的獨特方式。此參考設計專為工業機械視覺系統所設計，也適合其他工業或汽車照明應用。此設計允許使用者對 LED 電流和時序進行編程，以實現 LED 安全過度驅動，進而提高亮度。此設計可自動運作，但也可透過隔離式介面觸發或產生觸發。內部電路區塊支援廣泛的輸入電壓範圍、可編程輸入電流和輸入電源控制，並可防止反極性、過電壓與過熱。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01393 — 適合 Xilinx® Zynq® UltraScale+™ MPSoC 應用的電源參考設計

此參考設計為可設定的電源解決方案，其設計旨在處理整個 Xilinx® Zynq® UltraScale+ (ZU+) 系列 MPSoC 裝置運用於各種使用案例。

各種版本的 TPS65086x PMIC 讓此設計可為各種裝置提供電源，從基本的搭載雙核心 Arm® Cortex®-A53 之應用處理器及雙核心 Arm Cortex-R5 即時處理器之 ZU2CG 裝置，一直到較高階的 ZU7EV、ZU19EG 與 ZU21DR 裝置，這可以新增其他元件至 MPSoC，例如圖形處理單元、視訊轉碼器單元和高達 16 個 16.3Gbps 的收發器。

此設計包括許多可搭配 TPS65086x (...)

Design guide: PDF
電路圖: PDF
參考設計

TIDA-00210 — 適用於雙極步進驅動的 75V/10A 受保護全橋式功率級參考設計

步進驅動器適用於許多應用，運作範圍通常為 12VDC 至 48VDC。TI 提供豐富的步進馬達驅動器解決方案系列，並具有業界標準步進/方向和平行控制介面。

對於需要較高扭矩與功率的應用，通常會使用 48VDC 以上的電壓，最高 100VDC。TIDA-00210 提供此類步進驅動器的解決方案。TIDA-00210 使用兩組以 TIDA-00365 為基礎的受保護全橋功率級，並採用並聯架構配置。每個全橋可在額定 75VDC 和 10Arms 相位電流下運作，並具備雙極高壓側電流感測功能，利用具備整合式放大器的 100V 全橋閘極驅動器 SM72295 和四個具備超低閘極電荷的 100V (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-00365 — 適用於有刷 DC 驅動器的 75V/10A 受保護全橋式功率級參考設計

低電壓有刷 DC 驅動器用於許多應用。TI 提供豐富的有刷 DC 馬達驅動器解決方案系列，具有靈活的控制介面選項，適用於一個或多個電壓高達 60V 的有刷 DC 馬達。  對於需要較高扭矩與功率的應用，通常會使用 60VDC 以上的電壓。TIDA-00365 受保護的全橋工作於額定 75VDC 輸入和 10A 輸出電流，並具備雙極高側電流感測功能，利用具備整合式放大器的 100V 全橋閘極驅動器 SM72295 和四個具備超低閘極電荷的 100V NexFET 功率 MOSFET，以及具備低熱阻的小型 SON5x6 (...)
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
DSBGA (YZP) 6 Ultra Librarian
SOT-23 (DBV) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
USON (DRY) 6 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片