Inicio
Diseño y desarrollo
Diseños de referencia

TIDA-00359

Diseño de referencia de la solución de registro de tiempo para ADC de GSPS

Archivos de diseño

TIDA-00359

Archivos de diseño

Información general

Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and SFDR performance.

Funciones
  • Frequency ranges from 300MHz to 4.8GHz
  • Low noise VCO ~ 133dBc/Hz
  • Low jitter: 0.35ps
  • This reference design is tested and includes an evaluation board, configuration software and User's Guide
Descargar Ver vídeo con transcripción Video

Archivos de diseño y productos

Archivos de diseño

Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.

download Guía de diseño — TIDA-00359
TIDU829.PDF (374 KB)

Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas

download Assembly drawing — TIDA-00359
TIDRD90.PDF (1262 KB)

Descripción detallada del diseño para la instalación de componentes

download Bill of materials (BOM) — TIDA-00359
TIDRD89.PDF (62 KB)

Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas

download CAD/CAE symbol — TIDA-00359
TIDRD92.ZIP (10461 KB)

Archivos para modelos 3D o dibujos 2D de componentes de IC

download CAD/CAE symbol — TIDA-00359
TIDRD93.ZIP (3548 KB)

Archivos para modelos 3D o dibujos 2D de componentes de IC

download PCB layout — TIDA-00359
TIDRD91.PDF (6792 KB)

Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB

download Schematic — TIDA-00359
TIDRD88.PDF (1278 KB)

Diagrama esquemático detallado del diseño y los componentes

Productos

Incluye productos de TI en el diseño y posibles alternativas.

PLL y sintetizadores de RF

TRF3765 — PLL de bajo ruido N entero/N fraccionario de 300 M-4800 MHz con VCO integrado y hasta 8 salidas

Hoja de datos: PDF | HTML
Reguladores lineales y de baja salida (LDO)

TPS74901 — Regulador de tensión de caída ultrabaja ajustable de 3 A y VIN baja (0.8 V) con buena potencia y act

Hoja de datos: PDF | HTML
Limpiadores de fluctuación de reloj

LMK04828 — Limpiador de fluctuación de reloj compatible con JESD204B de ruido ultrabajo con VCO0 integrado de 2

Hoja de datos: PDF | HTML
ADC de alta velocidad (≥ 10 MSPS)

ADC12J4000 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits y 4,0 GSPS

Hoja de datos: PDF | HTML
DC/DC converters

TPS54327 — Convertidor reductor síncrono con entrada de 4.5 V a 18 V y 3 A

Hoja de datos: PDF | HTML
Reguladores lineales y de baja salida (LDO)

LP38513 — Regulador de voltaje de 3 A, de caída ultrabaja, con señal power good y habilitación para 1,8 V

Hoja de datos: PDF | HTML
Conversión de tensión

SN74AVC4T774 — Transceptor de bus de doble alimentación de 4 bits con cambio de nivel de tensión configurable y sal

Hoja de datos: PDF | HTML

Inicio de desarrollo

Desarrollo de hardware

Placa de evaluación

ADC12J4000EVM — Módulo de evaluación del convertidor analógico a digital de muestreo de RF ADC12J4000 de 12 bits, 4,0 GSPS

Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and (...)

Guía del usuario de EVM: PDF
Productos y hardware compatibles

Productos y hardware compatibles

Desarrollo de hardware
Diseño de referencia
TIDA-00359 — Diseño de referencia de la solución de registro de tiempo para ADC de GSPS
En inventario
Límite:
Agotado en TI.com
No disponible en TI.com

ADC12J4000EVM — Módulo de evaluación del convertidor analógico a digital de muestreo de RF ADC12J4000 de 12 bits, 4,0 GSPS

close
Última versión
Versión: null
Fecha de publicación:
open-in-new

Ver todas las versiones

Desarrollo de hardware
Diseño de referencia
TIDA-00359 — Diseño de referencia de la solución de registro de tiempo para ADC de GSPS
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Documentación técnica

star
= Principal documentación seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 2
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Guía de diseño Clock Solution for GSPS ADCs Design Guide 6/03/2015
Guía del usuario TIDA-00359 Gerber 6/03/2015

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.

Descargo de responsabilidad
Consulte el aviso informativo y la cláusula de exención de responsabilidad que cubren los diseños de referencia y otros recursos de TI.