Inicio Relojes y sincronización Limpiadores de fluctuación de reloj
Inicio
Relojes y sincronización
Limpiadores de fluctuación de reloj

LMK04828

ACTIVO

Limpiador de fluctuación de reloj compatible con JESD204B de ruido ultrabajo con VCO0 integrado de 2

Haga su pedido ahora
Hoja de datos

LMK04828

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 88 Features JESD204B Output frequency (min) (MHz) 0.289 Output frequency (max) (MHz) 3080 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 88 Features JESD204B Output frequency (min) (MHz) 0.289 Output frequency (max) (MHz) 3080 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² (9 mm × 9 mm)
  • JEDEC JESD204B Support
  • Ultra-Low RMS Jitter
    • 88 fs RMS Jitter (12 kHz to 20 MHz)
    • 91 fs RMS Jitter (100 Hz to 20 MHz)
    • –162.5 dBc/Hz Noise Floor at 245.76 MHz
  • Up to 14 Differential Device Clocks from PLL2
    • Up to 7 SYSREF Clocks
    • Maximum Clock Output Frequency 3.1 GHz
    • LVPECL, LVDS, HSDS, LCPECL Programmable Outputs from PLL2
  • Up to 1 Buffered VCXO/Crystal Output from PLL1
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Up to 3 Redundant Input Clocks
      • Automatic and Manual Switch-Over Modes
      • Hitless Switching and LOS
    • Integrated Low-Noise Crystal Oscillator Circuit
    • Holdover Mode When Input Clocks are Lost
  • PLL2
    • Normalized [1 Hz] PLL Noise Floor of
      –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Two Integrated Low-Noise VCOs
  • 50% Duty Cycle Output Divides, 1 to 32
    (even and odd)
  • Precision Digital Delay, Dynamically Adjustable
  • 25-ps Step Analog Delay
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Industrial Temperature Range: –40 to 85°C
  • Supports 105°C PCB Temperature (Measured at Thermal Pad)
  • 3.15-V to 3.45-V Operation
  • Package: 64-Pin QFN (9.0 mm × 9.0 mm × 0.8 mm)
  • JEDEC JESD204B Support
  • Ultra-Low RMS Jitter
    • 88 fs RMS Jitter (12 kHz to 20 MHz)
    • 91 fs RMS Jitter (100 Hz to 20 MHz)
    • –162.5 dBc/Hz Noise Floor at 245.76 MHz
  • Up to 14 Differential Device Clocks from PLL2
    • Up to 7 SYSREF Clocks
    • Maximum Clock Output Frequency 3.1 GHz
    • LVPECL, LVDS, HSDS, LCPECL Programmable Outputs from PLL2
  • Up to 1 Buffered VCXO/Crystal Output from PLL1
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Up to 3 Redundant Input Clocks
      • Automatic and Manual Switch-Over Modes
      • Hitless Switching and LOS
    • Integrated Low-Noise Crystal Oscillator Circuit
    • Holdover Mode When Input Clocks are Lost
  • PLL2
    • Normalized [1 Hz] PLL Noise Floor of
      –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Two Integrated Low-Noise VCOs
  • 50% Duty Cycle Output Divides, 1 to 32
    (even and odd)
  • Precision Digital Delay, Dynamically Adjustable
  • 25-ps Step Analog Delay
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Industrial Temperature Range: –40 to 85°C
  • Supports 105°C PCB Temperature (Measured at Thermal Pad)
  • 3.15-V to 3.45-V Operation
  • Package: 64-Pin QFN (9.0 mm × 9.0 mm × 0.8 mm)

The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices, using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

The high performance, combined with features such as the ability to trade off between power or performance, dual VCOs, dynamic digital delay, holdover, and glitchless analog delay, make the LMK0482x family ideal for providing flexible high-performance clocking trees.

The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices, using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

The high performance, combined with features such as the ability to trade off between power or performance, dual VCOs, dynamic digital delay, holdover, and glitchless analog delay, make the LMK0482x family ideal for providing flexible high-performance clocking trees.
filter Buscar otro/a Limpiadores de fluctuación de reloj
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Pin por pin con la misma funcionalidad que el dispositivo comparado
LMK04832 ACTIVO Limpiador de fluctuaciones de reloj JESD204B de 3.2 GHz, 15 salidas y nivel de ruido ultrabajo con b Jitter cleaner with dual loop
LMK04821 ACTIVO Sintetizador de fluctuación ultrabaja y limpiador de fluctuación con soporte para JESD204B Jitter synthesizer with lower VCO frequencies
LMK04228 ACTIVO Limpiador de fluctuación de reloj de ruido ultrabajo con PLL de bucle doble Jitter cleaner with dual loop PLLs
LMK04826 ACTIVO Limpiador de fluctuación de reloj compatible con JESD204B de ruido ultrabajo con VCO0 integrado de 1 Jitter cleaner with lower VCO frequencies
Funcionalidad similar a la del dispositivo comparado
LMX1204 ACTIVO Búfer, multiplicador y divisor de RF de 12.8 GHz compatible con SYSREF JESD204B/C y sincronización d Up to 12.8-GHz clock buffer, multiplier and divider and five-channel JESD support

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 14
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs datasheet (Rev. AS) PDF | HTML 27/09/2017
Nota sobre la aplicación Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter PDF | HTML 30/09/2020
Nota sobre la aplicación Multi-Clock Synchronization 30/12/2019
Artículo técnico Step-by-step considerations for designing wide-bandwidth multichannel systems PDF | HTML 4/06/2019
Guía del usuario LMK04826/28 User’s Guide (Rev. B) 13/03/2018
Artículo técnico Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy PDF | HTML 28/08/2017
Artículo técnico High-speed data converter clocking for JESD204B PDF | HTML 7/07/2017
Artículo técnico How to complete your RF sampling solution PDF | HTML 18/05/2016
Artículo técnico Timing is Everything: Design JESD204B clocking using system reference modes PDF | HTML 16/06/2015
Analog Design Journal Analog Applications Journal 2Q 2015 28/04/2015
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 28/04/2015
Analog Design Journal When is the JESD204B interface the right choice? 22/01/2014
Guía del usuario HSDC-SEK-10 17/01/2013
Nota sobre la aplicación LMK04828 as a Clock Source for the ADS42JB69 14/11/2012

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

LMK04828BEVM — Módulo de evaluación LMK04828

The LMK04828BEVM and LMK04826BEVM evaluation modules (EVMs) support the LMK0482x family of devices. The the LMK0482x devices are the industry's highest performance clock conditioners with JEDEC JESD204B support. The dual-loop architecture of the PLLATINUM™ integrated (...)

Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Placa de evaluación

TSG06D00EVM — Módulo de evaluación de generador de señales RF de dos canales de 6 GHz

El TSG06D00EVM es un módulo de evaluación de un generador de señales de radiofrecuencia (RF) de doble canal y 6 GHz de Texas Instruments, diseñado para ingenieros que necesitan una fuente de RF compacta y controlada por USB para su uso en bancos de laboratorio, evaluación de sistemas y aplicaciones (...)

Guía del usuario: PDF | HTML
Productos y hardware compatibles
Soporte de software

CLOCKDESIGNTOOL — Clock Design Tool Software

El software de la herramienta de diseño de reloj ayuda con la selección de piezas, el diseño de filtros de bucle y la simulación de soluciones de dispositivos de temporización. Cuando introduce las frecuencias de salida deseadas y una frecuencia de referencia (opcional), la herramienta proporciona (...)

Productos y hardware compatibles
Soporte de software

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

El software profesional de relojes y sintetizadores de Texas Instruments (TICS) p se utiliza para programar los módulos de evaluación (EVM) para números de producto con estos prefijos: CDC, LMK y LMX. Estos productos incluyen bucles de bloqueo de fase y osciladores controlados por tensión (...)

Productos y hardware compatibles
Modelo de simulación

LMK04828 IBIS Model (Rev. F)

SNAM148F.ZIP (175 KB) - Modelo IBIS
Productos y hardware compatibles
Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)

Productos y hardware compatibles
Herramienta de diseño

PLLATINUMSIM-SW — Filtro de bucle PLL, ruido de fase, tiempo de bloqueo y herramienta de simulación de impulsos

PLLATINUMSIM-SW es una herramienta de simulación que permite a los usuarios crear diseños detallados y simulaciones de nuestros circuitos integrados PLLatinum™, que incluyen la serie LMX de bucles de bloqueo de fase (PLL) y sintetizadores.

Productos y hardware compatibles

Muchos diseños de referencia de TI incluyen LMK04828

Utilice nuestra herramienta de selección de diseños de referencia para revisar e identificar los diseños que mejor se adaptan a su aplicación y parámetros.
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
WQFN (NKD) 64 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Serie de videos

Ver todos los videos

Videos