TIDA-00432

Sincronización de ADC de JESD204B Giga-Sample mediante la plataforma Xilinx para sistemas de radar d

TIDA-00432

Archivos de diseño

Información general

This system level design shows how two ADC12J4000 evaluation modules (EVMs) can be synchronized together using a Xilinx VC707 platform. The design document describes the required hardware modifications and device configurations, including the clocking scheme. Example configuration files are shown for each EVM. The FPGA firmware is described and the relevant Xilinx IP block configuration parameters are shown. Data taken on the actual hardware is shown and analyzed, showing synchronization within 50 ps without characterized cables or calibrated propagation delays.

Funciones

Demonstrates a typical phased array radar sub-system by showing synchronization of JESD204B giga-sample ADCs
The LMK04828 clocking solution used is described in detail
Test results show synchronization within 50 ps without any characterization of cables or calibration of propagation delays
Xilinx firmware development is discussed to offer a clear understanding of the requirements
This sub-system is tested and includes example configuration files

Descargar Ver vídeo con transcripción Video

Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.

Archivos de diseño y productos

Archivos de diseño

Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.

download

Guía de diseño — TIDA-00432

TIDU752.PDF (2322 KB)

Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas

download

Bill of materials (BOM) — TIDA-00432

TIDRDI5.PDF (141 KB)

Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas

download

Gerber file — TIDA-00432

TIDC978.ZIP (712 KB)

Fichero de diseño que contiene información sobre la capa física de la PCB de diseño

download

Schematic — TIDA-00432

TIDRDI4.PDF (555 KB)

Diagrama esquemático detallado del diseño y los componentes

Productos

Incluye productos de TI en el diseño y posibles alternativas.

Reguladores lineales y de baja salida (LDO)

LP38513-ADJ — Regulador de voltaje de 3 A, ajustable y de caída ultrabaja, con bajo ruido y habilitación

Hoja de datos: PDF

ADC de alta velocidad (≥ 10 MSPS)

ADC12J2700 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits y 2,7 GSPS

Hoja de datos: PDF | HTML

Reguladores lineales y de baja salida (LDO)

TPS74901 — Regulador de tensión de caída ultrabaja ajustable de 3 A y VIN baja (0.8 V) con buena potencia y act

Hoja de datos: PDF | HTML

ADC de alta velocidad (≥ 10 MSPS)

ADC12J1600 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits y 1,6 GSPS

Hoja de datos: PDF | HTML

Limpiadores de fluctuación de reloj

LMK04828 — Limpiador de fluctuación de reloj compatible con JESD204B de ruido ultrabajo con VCO0 integrado de 2

Hoja de datos: PDF | HTML

ADC de alta velocidad (≥ 10 MSPS)

ADC12J4000 — Convertidor analógico a digital (ADC) de muestreo de RF de 12 bits y 4,0 GSPS

Hoja de datos: PDF | HTML

Reguladores lineales y de baja salida (LDO)

TLV702 — Regulador de tensión de caída baja, alta PSRR, baja IQ, 300 mA con activación

Hoja de datos: PDF | HTML

Convertidores de CA/CC y CC/CC (FET integrado)

LM26400Y — Regulador reductor doble de rango de entrada amplio de 2 A y 500 kHz

Hoja de datos: PDF | HTML

Convertidores de CA/CC y CC/CC (FET integrado)

TPS54327 — Convertidor reductor síncrono con entrada de 4.5 V a 18 V y 3 A

Hoja de datos: PDF | HTML

Reguladores lineales y de baja salida (LDO)

LP3878-ADJ — Regulador de voltaje ajustable de baja caída de 800 mA, 16 V, con habilitación

Hoja de datos: PDF | HTML

Inicio de desarrollo

Software

IDE, configuración, compilador o depurador

TIDC979 — TIDA-00432 Configuration Files

Productos y hardware compatibles

Desarrollo de hardware

Diseño de referencia

TIDA-00432 — Sincronización de ADC de JESD204B Giga-Sample mediante la plataforma Xilinx para sistemas de radar d

Opciones de descarga

TIDC979 — TIDA-00432 Configuration Files

Última versión

Versión: 01.00.00.00

Fecha de publicación: 16/03/2015

open-in-new

Ver todas las versiones

download

TIDA-00432 Configuration Files (zip) — 11 K

Suma de comprobación SHA-256

Desarrollo de hardware

Diseño de referencia

TIDA-00432 — Sincronización de ADC de JESD204B Giga-Sample mediante la plataforma Xilinx para sistemas de radar d

Información de la versión

The design resource accessed as www.ti.com/lit/zip/tidc979 or www.ti.com/lit/xx/tidc979/tidc979.zip has been migrated to a new user experience at www.ti.com/tool/download/TIDC979. Please update any bookmarks accordingly.

Documentación técnica

star

= Principal documentación seleccionada por TI

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.

Ver todo 1

	Tipo	Título		Descargar la versión más reciente en inglés	Fecha
*	Guía de diseño	Synchronization of JESD204B Giga-Sample ADCs			20/01/2015

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.

Serie de videos

Ver todos los videos

Descargo de responsabilidad

Consulte el aviso informativo y la cláusula de exención de responsabilidad que cubren los diseños de referencia y otros recursos de TI.