JAJSES5P July   2006  – February 2018 TLK2711-SP

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     外部部品の相互接続
  4. 4 改訂履歴
  5. 5 概要(続き)
  6. 6 Pin Configuration and Functions
    1.     Pin Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 TTL Input Electrical Characteristics
    6. 7.6 Transmitter/Receiver Electrical Characteristics
    7. 7.7 Reference Clock (TXCLK) Timing Requirements
    8. 7.8 TTL Output Switching Characteristics
    9. 7.9 Typical Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  Transmit Interface
      2. 8.3.2  Transmit Data Bus
      3. 8.3.3  Data Transmission Latency
      4. 8.3.4  8-Bit/10-Bit Encoder
      5. 8.3.5  Pseudo-Random Bit Stream (PRBS) Generator
      6. 8.3.6  Parallel to Serial
      7. 8.3.7  High-Speed Data Output
      8. 8.3.8  Receive Interface
      9. 8.3.9  Receive Data Bus
      10. 8.3.10 Data Reception Latency
      11. 8.3.11 Serial to Parallel
      12. 8.3.12 Comma Detect and 8-Bit/10-Bit Decoding
      13. 8.3.13 LOS Detection
      14. 8.3.14 PRBS Verification
      15. 8.3.15 Reference Clock Input
      16. 8.3.16 Operating Frequency Range
      17. 8.3.17 Testability
      18. 8.3.18 Loopback Testing
      19. 8.3.19 BIST
      20. 8.3.20 Power-On Reset
    4. 8.4 Device Functional Modes
      1. 8.4.1 Power-Down Mode
      2. 8.4.2 High-Speed I/O Directly-Coupled Mode
      3. 8.4.3 High-Speed I/O AC-Coupled Mode
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントの更新通知を受け取る方法
    2. 12.2 コミュニティ・リソース
    3. 12.3 商標
    4. 12.4 静電気放電に関する注意事項
    5. 12.5 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 概要(続き)

このデバイスを、パラレル・データ伝送アーキテクチャの置き換えに使用して、トレース、コネクタのピン、送信/受信ピンを削減できます。トランスミッタに読み込まれるパラレル・データはシリアル・チャネル上でレシーバへ配信され、伝送には銅線の同軸ケーブル、インピーダンスの制御されたバックプレーン、光リンクを使用できます。その後でデータは、元のパラレル形式に再構築されます。この方法では、パラレルのソリューションと比較して大きく電力とコストを削減でき、将来的により高速なデータ転送にも拡張できます。

TLK2711-SPは、パラレル/シリアルおよびシリアル/パラレルのデータ変換を実行します。クロック抽出は、物理レイヤ(PHY)インターフェイス・デバイスとして機能します。シリアル・トランシーバ・インターフェイスは、最高2.5Gbpsの速度で動作します。トランスミッタは、供給されるリファレンス・クロック(TXCLK)に基づいた速度で、16ビットのパラレル・データをラッチします。この16ビットのパラレル・データは、8ビット/10ビット(8b/10b)エンコード形式を使用して、内部で20ビットにエンコードされます。結果として得られる20ビットのワードが、リファレンス・クロック(TXCLK)の20倍の速度で、差動的に送信されます。レシーバ・セクションは、入力されたデータについてシリアル/パラレル変換を実行し、結果として得られる20ビット幅のパラレル・データを、復元されたクロック(RXCLK)と同期します。その後で、20ビット幅のデータを、8ビット/10ビット・デコード形式を使用してデコードし、受信データ・ピン(RXD0～RXD15)で16ビットのパラレル・データを復元します。結果として得られる実効データ・ペイロードは1.28～2Gbps (16ビットのデータ×周波数)です。

TLK2711-SPは、68ピンのセラミック非導電性タイ・バー・パッケージ(HFG)で供給されます。

NOTE

商用TLK2711デバイスについて記載されている、「TLK2711、1.6～2.7GBPSトランシーバ・データシートの正誤表 - PLLの誤ロックの問題」というタイトルの正誤表は、TLK2711-SPデバイスには適用されません。TLK2711-SPは、TLK2711A商用デバイスと機能的に等価です。

TLK2711-SPには、自己診断用の内部ループバック機能があります。シリアライザからのシリアル・データはデシリアライザに直接渡され、プロトコル・デバイスが物理インターフェイスの機能の自己診断を行えるようにします。

TLK2711-SPにはLOS検出回路があり、受信信号が十分な電圧振幅でなくなったとき、クロック復元回路をロックします。

TLK2711-SPでは、ユーザーが2つのTLK2711-SPデバイスからの受信データ・バスのピンを互いに結合し、冗長化ポートを実装できます。LCKREFNをLOW状態にアサートすると、デバイスがイネーブル状態(ENABLE = H)なら、受信データ・バスのピン(RXD0～RXD15、RXCLK、RKLSB、RKMSB)がハイ・インピーダンス状態になります。これによって、レシーバがデータをトラッキングしなくなり、デバイスは送信専用モードになります。パワーオン・リセット時には、LCKREFNをアサート解除し、HIGH状態にする必要があります(「パワーオン・リセット」セクションを参照)。デバイスがディセーブル(ENABLE = L)のとき、RKMSBはLOS検出器のステータスを出力します(アクティブLOW = LOS)。他のすべての受信出力は、ハイ・インピーダンスに維持されます。

TLK2711-SPのI/Oは3V互換です。TLK2711-SPは、-55℃～125℃のTcaseでの動作が規定されています。

TLK2711-SPは、ホット・プラグが可能なよう設計されています。電源投入時には、オンチップのパワーオン・リセット回路により、RXCLKがLOWに保持され、パラレル側出力信号ピン、およびTXPとTXNピンがハイ・インピーダンスになります。