KOKA004B january   2018  – july 2021 LF347 , LF353 , LM348 , MC1458 , TL022 , TL061 , TL062 , TL071 , TL072 , UA741

 

  1.   연산 증폭기 사양에 대한 이해
  2. 1머리말
    1. 1.1 증폭기의 기본 원리
    2. 1.2 이상적인 연산 증폭기 모델
  3. 2비반전 증폭기
    1. 2.1 폐쇄 루프 개념과 간소화
  4. 3반전 증폭기
    1. 3.1 폐쇄 루프 개념과 간소화
  5. 4연산 증폭기 회로 개략도
    1. 4.1 입력 스테이지
    2. 4.2 이차 스테이지
    3. 4.3 출력 스테이지
  6. 5연산 증폭기 사양
    1. 5.1  절대 최대 정격과 권장 동작 조건
    2. 5.2  입력 오프셋 전압
    3. 5.3  입력 전류
    4. 5.4  입력 공통 모드 전압 범위
    5. 5.5  차동 입력 전압 범위
    6. 5.6  최대 출력 전압 스윙
    7. 5.7  대신호 차동 전압 증폭
    8. 5.8  입력 기생 성분
      1. 5.8.1 입력 커패시턴스
      2. 5.8.2 입력 저항
    9. 5.9  출력 임피던스
    10. 5.10 공통 모드 제거비
    11. 5.11 전원 전압 제거비
    12. 5.12 전원 전류
    13. 5.13 단위 이득일 때 slew rate
    14. 5.14 등가 입력 잡음
    15. 5.15 총 고조파 왜곡 + 잡음
    16. 5.16 단위 이득 대역폭과 위상 마진
    17. 5.17 안정화 시간
  7. 6참고 문헌
  8. 7연산 증폭기 용어
  9. 8개정 내역

입력 스테이지

적절한 동작을 위해서는 입력 스테이지의 대칭성이 중요합니다. 각기 트랜지스터 쌍인 Q1-Q2와 Q3-Q4를 되도록 일치하게 매칭합니다.

Q3은 다이오드 연결을 합니다. 이렇게 하면 Q3의 컬렉터 전류가 IC1과 같습니다. Q3과 Q4의 베이스-이미터 접합부가 병렬이므로 둘이 동일한 VBE입니다. Q4를 Q3과 매칭하므로, 이 컬렉터 전류 역시 IC1과 같습니다. 이 회로를 전류 미러(current mirror)라고 합니다.

전류 소스 2IE는 Q1과 Q2 사이에 분할됩니다. 이 분할은 입력 전압 Vp와 Vn에 따라서 달라집니다.

Vp가 Vn보다 양이면 Q1이 Q2보다 더 많은 전류를 운반하고 IC1이 IC2보다 큽니다. Q3-Q4의 전류 미러 동작에 의해서 IOUT1이 Q2-Q4의 컬렉터-컬렉터 접합부로 들어갑니다.

Vn이 Vp보다 양이면 Q2가 Q1보다 더 많은 전류를 운반하고 IC2가 IC1보다 큽니다. Q3-Q4의 전류 미러 동작에 의해서 IOUT1이 Q2-Q4의 컬렉터-컬렉터 접합부로부터 나옵니다.

IOUT1은 일차 스테이지로부터 나오는 싱글 엔디드 신호이고 차동 입력 Vp - Vn에 비례합니다. IOUT1 = gm1(Vp - Vn)입니다. 여기서 gm1은 입력 스테이지의 트랜스컨덕턴스입니다. 입력 스테이지는 트랜스컨덕턴스 증폭기입니다.